SU481944A1 - Analog storage device - Google Patents
Analog storage deviceInfo
- Publication number
- SU481944A1 SU481944A1 SU1998750A SU1998750A SU481944A1 SU 481944 A1 SU481944 A1 SU 481944A1 SU 1998750 A SU1998750 A SU 1998750A SU 1998750 A SU1998750 A SU 1998750A SU 481944 A1 SU481944 A1 SU 481944A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- keys
- storage device
- analog
- additional
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
1one
Изобретение относитс к вычислительной технике, в частности к аналоговым заломи- наюцим устройствам, которые могут быть выполнены, например, в виде гибридных или интегральных транзисторных схем.The invention relates to computing, in particular, analog zalominuy devices that can be implemented, for example, in the form of hybrid or integrated transistor circuits.
Известны аналоговые запоминающие устройства , содержашие д1за элемента согласовани , два ключа и накопительный элемент, подключенный к выходам ключей, входы которых соединены с выходом первого узла согласовани .Analog memory devices are known that contain a matching element, two keys, and a storage element connected to the outputs of the keys, the inputs of which are connected to the output of the first matching node.
Цель изобретени - повышение быстро-. действи устройства.The purpose of the invention is to increase rapidly. device action.
Достигаетс это благодар тому, что устройство содержит два дополнительных ключа и усилитель, вход которого подсоединен к выходу первого дополнительного ключа , выход усилител подключен к накопителному элементу .и выходу второго дополнительного ключа, а входы дополнительных ключей соединены с выходом первого узла согласовани .This is achieved because the device contains two additional keys and an amplifier whose input is connected to the output of the first additional key, the output of the amplifier is connected to the storage element and the output of the second additional key, and the inputs of the additional keys are connected to the output of the first matching node.
На чертеже приведена функционал на схема устройства. I Аналоговое запоминающее устройство The drawing shows the functional scheme of the device. I Analog storage device
содержит два узла согласовани 1, 2, накопительный элемент 3, ключи 4, 5, два дополнительных ключа 6, 7 и усилитель 8. Вход ВХр узла согласовани 1 вл етс входом управлени , на который подают бипол рный управл ющий сигнал, а вход Вхcontains two matching units 1, 2, a cumulative element 3, keys 4, 5, two additional switches 6, 7 and an amplifier 8. Input XC of matching node 1 is a control input to which a bipolar control signal is fed, and input BX
1one
узла согласовани 2 вл етс сигнальным входом устройства, на-который подают аналоговый сигнал.The matching node 2 is the signal input of the device to which the analog signal is supplied.
Аналоговое запоминающее устройство работает следующим образом. Под воздействием управл ющего сигнала рыборки положительной пол рности замыкаютс ключи 5 и 7 и размыкаютс 4 и 6, при таком ноложНИИ ключей конденсатор 3 зар жаетс до напр жени аналогового сигнала. При поступлении управл ющего сигнала отрицательной пол рности ключи 5 и 7 размыкаютс , а 4 и 6 замыкаютс , в результате аналоговый сигнал на первую обкладку конденсатора 3 не поступает, а втора его обкладка отсоедин етс от земли и подсоедин етс к выходным устройствам, с помощью которых осуществл ют считывание информащ1и, заполненной накопительным элементом 3. С приходом положительного управл ющего сигнала цикл работы устройства повтор етс .Analog storage device operates as follows. Under the influence of the control signal of the positive polarity key, keys 5 and 7 are closed and 4 and 6 are opened, with this key condition, capacitor 3 is charged before the voltage of the analog signal. When a negative polarity control signal is received, the keys 5 and 7 open, and 4 and 6 are closed, as a result, the analog signal is not received on the first plate of the capacitor 3, and the second plate is disconnected from the ground and connected to the output devices the information, filled with accumulative element 3, is read out. With the arrival of a positive control signal, the operation cycle of the device is repeated.
При использовании мощных высокочастотных транзисторов быстродействие устройст-/ ва может быть увеличено в 10О-2ОО раз.When using high-power high-frequency transistors, the device's speed can be increased by 10О-2ОО times.
Предмет изобретени Subject invention
Аналоговое запоминающее устройство, содержащее два узла согласовани , дваAn analog storage device containing two matching nodes, two
ключа и накопительный элемент, подключенный к выходам ключей, входы которых соединены с выходом первого узла согласовани , отличающеес тем, что, с - целью повышеви быстродействи устройства , оно содержит два дополнительных ключа и усилитель, вход которого подсоединен к вь1ходу первого дополнительного ключа, выход усилител прдключен к накопительному , элементу ивыходу второго дополнительного ключа, а входы дополнительных ключей соединены с выходом первого узла согласовани .a key and a storage element connected to the outputs of the keys, the inputs of which are connected to the output of the first matching node, characterized in that, with the purpose of raising the speed of the device, it contains two additional keys and an amplifier whose input is connected to the front of the first additional key, the output of the amplifier It is connected to the storage element, the output of the second additional key, and the inputs of the additional keys are connected to the output of the first matching node.
BxiBxi
8eight
Btt/XBtt / x
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1998750A SU481944A1 (en) | 1974-02-20 | 1974-02-20 | Analog storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1998750A SU481944A1 (en) | 1974-02-20 | 1974-02-20 | Analog storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU481944A1 true SU481944A1 (en) | 1975-08-25 |
Family
ID=20576601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1998750A SU481944A1 (en) | 1974-02-20 | 1974-02-20 | Analog storage device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU481944A1 (en) |
-
1974
- 1974-02-20 SU SU1998750A patent/SU481944A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1215698A (en) | Mos field-effect transistor amplifier using capacitive feedback | |
| GB1215590A (en) | Field-effect transistor amplifier | |
| GB1423726A (en) | Gate and store circuit | |
| JP2871087B2 (en) | Flip-flop circuit | |
| US4366400A (en) | Delay gate circuit | |
| US3708688A (en) | Circuit for eliminating spurious outputs due to interelectrode capacitance in driver igfet circuits | |
| SU481944A1 (en) | Analog storage device | |
| GB1295525A (en) | ||
| GB1468921A (en) | Circuits including field-effect transistors | |
| GB1241746A (en) | Buffer circuit for gating circuits | |
| GB1385149A (en) | Inverter circuits | |
| SU646441A1 (en) | Mds-transistor-based inverter | |
| GB1414402A (en) | Bistable circuits | |
| US3663835A (en) | Field effect transistor circuit | |
| JPS5461450A (en) | Flip flop circuit | |
| SU694872A1 (en) | Device for setting boundary conditions | |
| SU792568A1 (en) | Single-cycle dynamic inverter | |
| SU657594A1 (en) | Mos transistor-based dynamic flip-flop | |
| SU491155A1 (en) | Memory element | |
| SU1275545A1 (en) | Memory element | |
| US3859545A (en) | Low power dynamic control circuitry | |
| SU636801A1 (en) | Time-delay device | |
| SU525247A1 (en) | Amplifier-shaper pulses on TIR transistors | |
| SU1226527A1 (en) | Pulse shaper | |
| SU668092A1 (en) | Mds-transistor-based pulse shaper |