SU478346A1 - Time Division TV Alarm System - Google Patents
Time Division TV Alarm SystemInfo
- Publication number
- SU478346A1 SU478346A1 SU1993118A SU1993118A SU478346A1 SU 478346 A1 SU478346 A1 SU 478346A1 SU 1993118 A SU1993118 A SU 1993118A SU 1993118 A SU1993118 A SU 1993118A SU 478346 A1 SU478346 A1 SU 478346A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- output
- input
- see
- unit
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
ему входу блока сопр гйени , со вторым входом шестого управл емого вентил со единен источник единичного сигнала. }ia фиг. 1 приведена блок-схема устро ства; на фит. 2 - временные диаграммы его работы. Устройство содержит группу периферий ных устройств 1 и приемное устройство 2,св занные меи-сду собой линией св зи 3.Кауждое периферийное устройство 1 содержит , в свою очередь, блок приема син- фаз1фовани 4 и синхронизации 5, распределитель импульсов 6, регистр сдвига 7, дешифратор адресного кода 8, блок управлеин 9; формирователь ответного кода 10 и управл емый вентиль 11. npiiG;.iiiOe устройство 2 содержит блок сопр жени с линией св зи -12, блок числ вого преобразовани 13, регистры сдвига 14 и 15, блок сравнени 16, блок правлени 17, генератор синхронизирующих импульсов 18, формирователь синфазирующих импульсов 19, распределитель импульсов 20, блок оконечного преобразовани 21, ист-очник единичного сигнала Я2, управл емые вентили 23-28, выходы блока улравлени 29-32. В состав устройства входит N перифе- рийнык устройств 1, ка адое из которых имеет свой адресный код и ответный код, р1ием дешифраторь адресного кода 8 и формирователи ответного кода 10 этих устройств выполнены таким образом, что едресный и ответный коды одного устройства 1 всегда отличаютс друг от друга иа одну числовую велргчину (например, 1). 1ри этом ответный код первого периферийпого устройства 1 вл етс адресньм второго периферийнот о устройства 1, ответный код второго периферийного устройства 1 в; етс адресным Кодом, третьего периферийного устройства 1 н т.,а., а код, содержащий одни единичные символы, не вл етс адресным ни дл о.цпого периферийпого устройства.В процессе работы устройства гене- ратороы сиихронизиру б:1 нх импульсов 18 генерируетс последовательность импульсов (см, фш, 2,а) котора одновременно поступает иа входы формировател син-fjiaanpyioffijfx импульсов 19, формирующего па своегЛ последовательттость сип- фазирующих HMnyjLbCOB (см.фиг.2,б), распределите .ч импульсов 20 и через блок сопр жени 12 в лшп-гю св зи 3, откуда через блоки приема синхронизапйи 5 периферийных устройств 1 она поступает 464 на входы распределител импульсов 6 j этих устройств. Последовательность синфазируюших импульсов с выхода формировател синфазирующих импульсов 19 поступает на вход распределител импульсов 20 и одновременно через блок сопр жени 12 в линиюсв зи 3, откуда через блоки приема синфазировани периферийных устройств 1 также поступает на входы распределителей импульсов 6 этих устройств. В результате на выходах распределителей б и 2О формируютс последовательности, приведенные на фиг. 2, в. Дальнейшее рассмотрение работы устройства удобно провести, счита , что в такте А (см.фиг.2) по линии св зи передан код, например, 1О01 (фиг.2,г). Передача осуществл етс младшими разр дами вперед на тех же временных позици х, на которых формируютс импульсы последовательностей на выходах распределителей импульсов 6 и 2О. Благодар этому к концу такта А КОД 1001 оказываетс записанным во всех регистрах 7 периферийных устройств 1. Этот код одновременно через блоки сопр жени 12 поступает на вход блока числового преобразовани 13, где осуществл етс прибавление к числовому выражению кода числовой константы, равной разности между числовыми выражени ми ответного и адресного кодов, общей дл всех периферийных устройств 1у (в данном случае эта константа равна 1), в результате чего с выхода этого блока на вход регистра 14 поступает код 1010 (см.фиг.2,д), т.е. ожидаемое значение кода, который должен быть передан по линии св зи в такте Б. К концу такта при выделении блоками приема синфазировани 4 периферийных устройств 1 очередного синфазирующего имнульса, который поступает на управл ющие коды дещцфраторов адресного кода 8 этих устройств, дешифраторами адреснбго кода 8 осуществл етс анализ записанного в регистрах 7 кода, причем на выходе дешифратора адресного кода того периферийного устройства 1, адресным кодом которого вл етс прин тый код, формируетс сигнал, поступающий в блок управлени 9. С выхода блока 9 в случае, если на сигнальном входе 33 данного периферийного ус- ройства 1 сигнал отсутствует, поступает сигнал в формирователь ответного кода 10, после чего этот код через входы параллельной записи записываетс в регистр 7 (в данном случае это код 1010). Одновременно на выходе блока управлени 9 возникает сигнал, отпирающий вентиль 11, 5478 поспе чего nfiH подаче на тактирующий вхо регистра 7 очередной пачки импульсов с выхода распределител импульсов 6 (см. фиг.2,в), в пределах такта Б осуществл етс вывод ответного кода периферийного устройства 1 через вентиль 11 в линию св зи 3 (см.фиг.2,г). Гашение разрв;иаюшего сигнала на выходе блока управлени 9 осуществл етс после подачи на его управл5иоший вход очередного импульса с выхода блока приема синфазировани 4. Таким образом, про должительность открытого состо ни ве№тил 11 составл ет один такт. Выведенный в линию св зи 3 код, как и предыдущий, записьшаетс в регистрах 7 всех периферийных устройств 1, после чего, в конце такта, анализируетс с помощью дещис|раторов адресного кода 8 и |Т.д. Одновременно этот код, как и предьщущий , поступает в блок числового преобразовани 13, на выходе которого он преоб разуетс в код 1011, поступающий в такт Б на вход регистра 14 (см.фиг.2,д). Вме те с этим код 1010 поступает в такте Б . через блок сопр жени 12 на числовой вх блока сравнени 16, на другой числовой ; ВХОД которого поступает тот же код с выхода регистра 14. Поскольку значени все разр дов кодов, постзгпаюших на числовые входы блока сравнени 16 совпадают, на его выходе никаких сигналов не возникает Вследствие этого, блок управлени 17 находитс в заторможенном состо нии и на его командных выходах 29,31 и 32 посто нно присутствуют запрещающие сигналы , а на выходе ЗО - разрещающий. Благодар этому код 1О1О в пределах такта Б переписываетс через вентиль 27 из регистра 14 в регистр 15 (см.фкг.2,е). Таким образом, к концу такта Б в реги стре 15 оказываетс записанным код, который должен быть передан в этом такте по линии св зи 3. При нормальной работе всех периферий ных устройств 1, отсутствии нарущений в линии св зи 3 и отсутствии сигналов на входах 33 периферийных устройств 1, работа устройства осуществл етс описан ным образом вплоть до формировани ым периферийным устройством 1 ответа ного кода 1111, состо щего только из единичных символов и не вл ющегос . адресным кодом никакого другого периферийного устройства 1. При этом в следун щем такте никаких кодовых сигналов по линии св зи не передаетс , что эквивалентно передаче кода ОООО, который такж образуетс путем прибавлени к коду 1111 единицы, вследствие чего сигнал на вь1хо- . де блока сравнени 16 в этом такте также отсутствует. Если, в свою очередь, код ОООО вл етс адресным кодом одного из периферийных устройств 1, цепь генерации кодов в линию св зи 3 автоматически восстанавливаетс и устройство продолжает свою работу. Таким образом, процесс опроса всех периферийных устройств 1, вход щих в состав устройства, состоит в.последовательной генерации в линию св зи только адресных кодов этих устройств, чем сведена к достижимому минимуму избыточность передавав- мой по линии св зи информации.i При возникновении сигнала от контролируемого объекта на входе 33 какого-либО периферийного устройства 1 (свидетельствующего , например, об аварийном состо нии этого объекта), на выходе 6noka управ лени 9 этого устройства после подачи на него сигнала с выхода дещифратора адрео. ного кода 8 формируетс дополнительный сигнал, поступающий в формирователь ответ ного кода 10 и вызывающий искажение этого кода. В результате в очередном такте вместо ответного кода данным периферийным устройством 1 выводитьс в линию св зи 3 некоторый другой код (например, код 01О1 вместо кода 1О11 в такте В (см.фиг. 2,г). Этот код, поступа через блок сопр жени 12 и блок числового преобразовани кода 13 в регистр 14, преобразуетс в код ОНО (см.фиг,2,д). Одновременно этот код поступает в блок сравнени 16, в который с выхода регистра 14 поступает ожидаемое в этом такте значение кода, т.е. код 1О11. В результате уже на первой несовпадающей позиции этих кодов блоком сравнени 16 вырабатываетс сагнал , поступающий на пусковой вход управлени 17 (см.фиг.2,ж), после чего на выходе 29 этого блока возникает разрещаю- j щий сигнал, поступающий на управл ющий вход вентил 28 (см.фиг.2,3). В этом же такте код ixuj. из регист ра 14 через вентиль 27 переписываетс в регистр 15 (см.фиг.2,е), а ближайший импульс с выхода формировател синфазирующих импульсов 19 через открытый вентиль 28 поступает на пусковой вход блока оконечного преобразовани 21 (см. фиг.2,и), осуществл его подготовку к приему информации. . Задним фронтом ближайщего импульса с выхода формировател синфазирующих импульсов 19 осуществл етс переключевве бпока управлени 17, после чего на его выходе 29 восстанавливаетс запрещающий сигнал, зашфаюший вентиль 28 (см.фиг,2,з), на выходе ЗЛ возникает запрещающий сигнал, отключающий блок сравнени 16 и запирающий вентиль 27 (см.фиг,2,и),а на выходе 31 возникает разрешающий сигнал, отпирающий вентили 23,24 и 25 (см.фиг;2,л). В результате в такте Г код 1101 {ответный код пер ферийного устройства 1, получившего аварийный сигнал по входу 33) передаетс через открытый вентиль 23 в блок оконеч; ного преобразовани 21 (см.фиг.2,м), и ; одновременно через открытый вентиль 24 переписываетс вновь в регистр 15 (см. фиг.2,е), а в линию св зи 3 через блок сопр жени 12 и открытый вентиль 25 ;от источника единичного сигнала 2 поступает код 1111, состо щий только из единичных символов (см.фиг.2,г).A single signal source is connected to the input of the interface unit, with the second input of the sixth controlled valve. } ia of FIG. 1 shows the block diagram of the device; on fit. 2 - time diagrams of his work. The device contains a group of peripheral devices 1 and a receiving device 2, connected by a mei-sd line of communication 3. Each peripheral device 1 contains, in turn, a unit for receiving phase 4 and synchronization 5, pulse distributor 6, shift register 7 , address code 8 decoder, control unit 9; the driver of the response code 10 and the controlled valve 11. npiiG; .iiiOe device 2 contains the interface unit -12, the number conversion unit 13, the shift registers 14 and 15, the comparison unit 16, the control unit 17, the clock generator 18, the synphating pulse driver 19, the pulse distributor 20, the terminal transform unit 21, the single source I2, the controlled gates 23-28, the outputs of the control unit 29-32. The device consists of N peripheral devices 1, each of which has its own address code and response code, the decoder of address code 8 and the drivers of response code 10 of these devices are designed in such a way that the edal and response codes of one device 1 always differ from each other. from each other one numerical value of the velgchin (for example, 1). 1, the response code of the first peripheral device 1 is the address of the second peripheral device device 1, the response code of the second peripheral device 1 in; The address code of the third peripheral device is 1 nt, a., and the code containing one single characters is not addressable for either of the peripheral device. During operation of the device, the synchronization generator b: 1 nx pulses 18 are generated a sequence of pulses (see, flash, 2, a) which simultaneously enters the inputs of the generator of syn-fjiaanpyioffijfx pulses 19, which form its sequence of sip-phasing HMnyjLbCOB (see fig. 2, b), distribute .p pulses 20 and through the matching unit wives 12 in lshp-gyu link 3, from where through the block 5 sinhronizapyi receiving peripheral devices 464 1, it enters to the inputs of the distributor 6 pulses j these devices. The sequence of synphasing pulses from the output of the synphating pulse generator 19 is fed to the input of the pulse distributor 20 and simultaneously through the interface unit 12 to the line 3, from where it receives the peripheral devices 1 to the inputs of the pulse distributors 6 of these devices. As a result, at the outputs of the distributors b and 2O, the sequences shown in FIG. 2, c. Further consideration of the operation of the device is conveniently carried out, considering that in tact A (see Fig. 2), a code, for example, 1001 (Fig. 2, d), is transmitted over the communication line. The transmission is carried out by the lower bits ahead at the same time positions at which the sequence pulses are formed at the outputs of the pulse distributors 6 and 2O. Due to this, by the end of the cycle A, the CODE 1001 is recorded in all registers 7 of the peripheral devices 1. This code simultaneously via interface blocks 12 is fed to the input of the numeric conversion unit 13, where the numeric constant code equal to the difference between the numerical expressions is added to the numerical expression response and address codes common to all peripheral devices 1y (in this case, this constant is 1), as a result of which the output of this block to the register 14 receives the code 1010 (see Fig.2, d), i.e. the expected value of the code to be transmitted on the communication line in cycle B. By the end of the cycle, when the synphasing receive unit is allocated 4 peripheral devices 1 of the next in-phase sync that goes to the control codes of the address code 8 of these devices, the address code 8 decoders implemented analysis of the code recorded in registers 7, and at the output of the decoder of the address code of that peripheral device 1, the address code of which is the received code, a signal is generated that arrives at the control unit and 9. From the output of block 9, if there is no signal at the signal input 33 of this peripheral device 1, a signal is sent to the driver of the response code 10, after which this code is written to the register 7 via the inputs of the parallel recording 1010). At the same time, a signal is generated at the output of the control unit 9, unlocking the valve 11, 5478 which is then applied to the clock input register 7 of the next burst of pulses from the output of the pulse distributor 6 (see Fig. 2c), the response code is output within cycle B peripheral device 1 through the valve 11 to the communication line 3 (see Fig.2, g). The suppression of the break; the signal at the output of the control unit 9 is carried out after the next pulse from the output of the reception unit 4 is supplied to its control input. Thus, the duration of the open state of the partition 11 is one clock cycle. The code transferred to the communication line 3, as well as the previous one, is recorded in the registers 7 of all peripheral devices 1, after which, at the end of the clock cycle, it is analyzed using the address codes 8 and | Etc. At the same time, this code, as well as the previous one, enters the numerical conversion unit 13, at the output of which it is converted into code 1011, which arrives in time B at the input of register 14 (see Fig.2, d). In addition, code 1010 arrives in tact B. through an interface block 12 on a numerical input comparison unit 16, to another numeric one; The input of which receives the same code from the output of the register 14. Since the values of all bits of the codes that are postponed to the numerical inputs of the comparison block 16 coincide, no signals appear at its output. As a result, the control unit 17 is in a decelerated state and at its command outputs 29.31 and 32 permanently prohibitory signals are present, and the output of the AOR is resolving. Due to this, the code O1O within the cycle B is rewritten via valve 27 from register 14 to register 15 (see fkg.2, e). Thus, by the end of cycle B in register 15, there is a recorded code that must be transmitted in this cycle over communication line 3. During normal operation of all peripheral devices 1, no interruptions in communication line 3 and no signals at the inputs 33 peripheral devices 1, the operation of the device is carried out in the described manner up to the formation by the peripheral device 1 of a response code 1111 consisting of only single characters and not being. the address code of no other peripheral device 1. At the same time, no code signals are transmitted along the communication line, which is equivalent to the transmission of the LLC code, which is also formed by adding units to the code 1111, as a result of which the signal is received. The comparison block 16 in this cycle is also absent. If, in turn, the LLC code is the address code of one of the peripheral devices 1, the code generation circuit 3 is automatically restored and the device continues its operation. Thus, the process of polling all peripheral devices 1 included in the device consists in successive generation on the communication line only of the address codes of these devices, which reduces the information transmitted through the communication line to the achievable minimum. from a monitored object at input 33 of some kind of peripheral device 1 (indicating, for example, an emergency condition of this object), at the output 6noka of control 9 of this device after applying a signal from the output of the decipheror ad to it eo. code 8, an additional signal is generated, which arrives at the shaper of the response code 10 and causes distortion of this code. As a result, in the next cycle, instead of the response code, this peripheral device 1 outputs some other code to the communication line 3 (for example, code 01О1 instead of 1O11 code in cycle B (see Fig. 2, d). This code arrives through the interface unit 12 and a numeric code conversion unit 13 into a register 14 is converted into an IT code (see Fig. 2, d). At the same time, this code enters the comparison unit 16, which, from the output of register 14, enters the expected value of the code, t. e. code 1011. As a result, already at the first non-coinciding position of these codes, the comparison unit 16 A signal is sent to the start input of control 17 (see Fig. 2, g), after which, at the output 29 of this block, a resolution signal j arrives at the control input of valve 28 (see Fig. 2.3). In the same cycle, the code ixuj from register 14 through valve 27 is rewritten into register 15 (see Fig. 2, e), and the closest impulse from the output of the synphating pulse generator 19 through open valve 28 is fed to the starting input of the terminal conversion unit 21 ( cm. 2, and), carried out his preparation for receiving information. . The falling edge of the nearest pulse from the output of the sinus pulse generator 19 is switched by the control 17, after which the inhibit signal is restored at its output 29, the valve 28 is shuffled (see fig, 2, h), the inhibit signal appears at the PL output, which turns off the comparison unit 16 and a shut-off valve 27 (see fig, 2, and), and at output 31, an enabling signal occurs that unlocks the valves 23, 24 and 25 (see fig; 2, l). As a result, in cycle G, code 1101 {the response code of the peripheral device 1 that received an alarm on input 33) is transmitted through an open valve 23 to the terminator; transformation 21 (see Fig.2, m), and; at the same time through the open valve 24 is rewritten again to the register 15 (see FIG. 2, e), and to the communication line 3 via the interface block 12 and the open valve 25; from the source of the single signal 2, the code 1111 is received, consisting only of the individual ones characters (see Fig.2, g).
Последнее необходимо дл того, чтобы заглушить ответный код периферийного I устройства 1, дл которого искаженный ;ответный код периферийного устройства, прин вшего сигнал по входу 33, вилс адресным.The latter is necessary in order to muffle the response code of the peripheral I device 1, for which it is distorted; the response code of the peripheral device that received the signal at input 33 is addressed.
. ;;, Поскольку блок сравнени 16 в такте Г выключен сигналом с выхода 30 блока ;управлени 17 никаких .сигналов с его выхода не поступает. Код ОНО в регистре 14 замещаетс кодом ОООО (см.фиг.2,д) вл ющимс результатом преобразовани кода 1111 в блоке числового преобразовани 13.. ;;, Since the comparator block 16 in the cycle G is turned off by the signal from the output 30 of the block; control 17 does not receive any signals from its output. The IT code in register 14 is replaced by the LLCO code (see Fig. 2, e), which is the result of the conversion of the 1111 code in the numerical conversion unit 13.
Блоком оконечного преобразовани 21 осуществл етс преобразование прин того им кода в форму, необходимую дл даль нейшего использовани (оператором устроства или другими регистрирующими или управл ющими устройствами).The terminal transform block 21 transforms the received code into a form necessary for further use (by the operator of the device or other recording or control devices).
Задним фронтом импульса с выхода формировател синфазирующих импульсов 19, формируемого в начале такта Д, осушествп етс еще одно подключение блока управлени 17, после которого на его выходе 31 восстанавливаетс запрещающий сигнал, запирающий вентили 23,24 и 25, а на выходе 32 возникает разрещак шнй сигнал, отпирающий вентиль 26 (см. ф г,2,и).The back edge of the pulse from the output of the synphating pulse generator 19, formed at the beginning of cycle D, is another connection of the control unit 17, after which at its output 31 the inhibit signal is restored, locking the gates 23,24 and 25, and at output 32 a slider appears signal, unlocking valve 26 (see f g, 2, and).
В результате в пределах такта Д в линию св зи 3 через блок сопр жени 12 и открытый вентиль 26-вводитс из регистра 15 код 1011 (см.фиг.2,г), т.е. :тот KOjOj которым цопжно было ответить периферийное устройство 1, прин вшее сиAs a result, within the cycle D, in the communication line 3, via the interface unit 12 and the open valve 26, the code 1011 is entered from register 15 (see Fig. 2, d), i.e. : the one KOjOj that was used to answer the peripheral device 1, which received the
8 eight
1гнал по, входу 33, если бы этого сигнала не было.1 signal by input 33, if this signal were not.
Этот код, пройд через блок числового преобразовани 13 записываетс в регистр 5 14 в виде кода 111О (см.фиг.2,д.), т.е. в виде ожидаемого значени кода, который , должен быть передан по линии св зи 3 в следующем такте.This code, having passed through the numerical conversion unit 13, is written into the register 5 14 as the code 111 O (see Fig. 2, e.), I.e. in the form of the expected value of the code, which must be transmitted on link 3 in the next cycle.
Блок сравнени 16 в такте Д по-преж10 нему не вырабатывает никаких сигналов, благодар наличию на его управл ющем входе запрещающего сигнала с выхода 30 блока управлени 17 (см.фиг.2,к). Регистр 15 в такте Д, благодар наличию запре15 щающих сигналов на управл ющих входах вентилей 24 и 27, обнул етс (см.фиг.2,е) Код, переданный по линии св зи в такте Д записываетс в регистре 7 всех периферийных устройств 1, причем одно из них 20 : воспринимает его как адресный и в следующем такте при отсутствии сигнала на своем входе 33, генерирует в линию св зи свой ;ответныйКОД.The comparison unit 16 in the D cycle still does not generate any signals, due to the presence on its control input of the inhibit signal from the output 30 of the control unit 17 (see Fig. 2, k). The register 15 in tick D, due to the presence of the inhibit signals at the control inputs of the gates 24 and 27, is nullified (see Fig. 2, e) The code transmitted over the communication line in the tick D is recorded in the register 7 of all peripheral devices 1, and one of them is 20: it perceives it as an address and, in the next clock cycle, when there is no signal at its input 33, it generates its own;
Задним фронтом импульса, формируемого 25 в очередном такте формирователем синфази- рующих импульсов 19, производитс очередное переключение блока управлени 17, после которого на всех его входах восстав навливаютс значени сигналов, соответ30:ствующие его заторможенному состо нию (см.фиг.2, з,к,л,н), и работа устройства осуществл етс уже описанным образом, аналогично тактам А и Б. i Работа устройств в режиме, аналогичном 35 тактам В,Г и Д осуществл етс также в |случа х, если какое-либо периферийное устройство 1 начинает генерировать в л нию св зи неверный ответный код в результате отказа, а также при обрыве-линии . 40 св зи с каким-либо одним или группой периферийных устройств 1, В любом из этих случаев осуществл етс вывод в блок рконечного преобразовани 21 информации, идентифицирующий номер периферийного 45 устройства 1, в котором возникла аварийна ситуаци .The trailing edge of the pulse formed by 25 in the next cycle by the inhaling pulse former 19 is switched next by the control unit 17, after which the signals corresponding to its decelerated state are restored at all its inputs: see FIG. k, l, n), and the operation of the device is carried out in the manner already described, similar to the cycles A and B. i The devices operate in a mode similar to 35 cycles of C, D, and D also in | cases if any peripheral device 1 starts to generate a link communication response code is invalid as a result of failure, as well as at breakage line. 40 communication with any one or a group of peripheral devices 1. In any of these cases, information is output to the terminal 21 conversion unit identifying the number of the peripheral 45 device 1 in which the emergency situation occurred.
Предмет изобретени Subject invention
Система дл телесит-нализации с време ным разделением сигналов, содержаща -периферийных устройств, 1й1ждое из Которых выполнено на распределителе импуль eg сов, входы которого соединены соответственно .с блоками приема синфазировани и .синхронизации, а выход Ьодключен к первому входу регистра сдвига, первый выходA system for tele-impinging with time division of signals, containing - peripheral devices, 1st of which are made on the distributor of impulses eg, whose inputs are connected respectively to the synphasing and synchronization receiving units and the output connected to the first input of the shift register, the first output
которого через дешифратор адресного кода соединен с первым входом блока управлени , ко второму входу которого подключен выход блока приема синфазировани , к третьему - сигнальный вход устройства,which, through the address code decoder, is connected to the first input of the control unit, to the second input of which the output of the synphase receiving unit is connected, to the third - the signal input of the device,
первый и второй выход блока управлени .через формирователь ответного кода под; ключен ко второму входу регистра сдвига,the first and second output of the control unit. through the shaper response code under; The key to the second input of the shift register
третий выход подключен к входу управ; л емого вентил , с другим входом которого соединен второй выход регистра сдви га , входы блоков приема синхронизации :и синфазироваии , третий вход регистра сдвига и выход управл емого вентил подключены к линии св зи, соединенной с блоком сопр жени приемного устройства, выполненного на регистре сдвига, блоке око/ нечного преобразовани , управл емых ве Iтил х и распределителе импульсов, входы которого соединены с выходами ф«ормировател синфазнруюших и генератора синхронизирующих импульсов, второй выход которого подключен к входу формировател синфазируюших импульсов и к первому вхо ду блока сопр жени , второй вход которого the third output is connected to the control input; A second valve with another input is connected to the second output of the shift register; the inputs of the synchronization receiving and synchronization units; the third input of the shift register and the output of the controlled valve are connected to a communication line connected to the receiver’s interface unit , an eye / non-transform unit, controlled vectors and a pulse distributor, the inputs of which are connected to the outputs of the common-mode and clock generator, the second output of which is connected to the input sinfaziruyushih pulse shaper and to the first row WMOs unit interface, the second input of which
подключен к выходу формировател синфа . зируюших импульсов, к первому входу блок управлени и первому управл емому вентилю , отличающа с тем, что,connected to the output of the synformer. control pulses to the first input of the control unit and the first controlled valve, characterized in that
с целью повышени быстродействи опроса системы, в ней, в каждом периферийном устройстве выход блока приема синфазировани соединен с вторыми входами дешифратора адресного кода и блока управлени , а в приемное устройство введены второй In order to increase the speed of polling the system, in it, in each peripheral device, the output of the syncating receiver is connected to the second inputs of the address code decoder and the control unit, and the second is inserted into the receiver.
регистр сдвига, блок сравнени , блок числового преобразовани и источник единичнего сигнала, причем выход блока сопр жени подключен к первым входам блока сравнени и блока числового преобразовани , выход которого через первый регистр сдвига подключен -ко второму входу блока сравнени и ко входу второго управл емого вентил , другой вход которого подключен . к третьему входу блока сравнени и первому выходу блока управлени , а выход к первому входу второго регистра сдвига, второй вход которого соединен с соответствующими входами первого регистра сдвиг га и блока числового преобразовани и , выходом распределител импульсов, а выход - с первыми входами третьего, четве1 того и п того управл емых вентилей, вторые входы третьего и четвертого управл емых вентилей подключены ко второму выходу блока управлени и к входу шестого, управл емого вентил , а второй вход п того - к третьему выходу блока управлени , второй вход которого подключен к вьь1соду лока сравнени , а четвертый выход - через первый управл емый вентиль соединен с nepBtiM входом блока оконечного преобразовани , ко второму входу которого подключен третий управл емый вентиль, выход четвертого - соединен с первым входом второго регистра сдвига, выход п тогоa shift register, a comparison unit, a numerical conversion unit and a single signal source, the output of the interface unit connected to the first inputs of the comparison unit and the numerical conversion unit whose output through the first shift register is connected to the second input of the comparison unit and to the input of the second controlled valve whose other input is connected. to the third input of the comparison unit and the first output of the control unit, and the output to the first input of the second shift register, the second input of which is connected to the corresponding inputs of the first register shift n and the numerical conversion unit and the output of the pulse distributor, and the output to the first inputs of the third, fourth the second and the fifth controlled valves, the second inputs of the third and fourth controlled valves are connected to the second output of the control unit and to the input of the sixth, controlled valve, and the second input to the third output of the control unit and the control, the second input of which is connected to the reference LOCODE, and the fourth output, through the first controlled gate, is connected to the nepBtiM input of the terminal conversion unit, to the second input of which the third controlled gate is connected, the output of the fourth is connected to the first input of the second shift register, way out
и шестого объединены и подключены к третьему входу блока сопр жени , со вторым J and the sixth are combined and connected to the third input of the interface block, with the second J
. входом шестого управл емого вентил соединен источник единичного сигнала. 3 I. the input of the sixth controlled valve is connected to the source of a single signal. 3 I
Ihr: Ihr:
2323
2f2f
0г/г/ „0g / g / „
фиг. 2 lЛJlлtlJlллл| JШлл JThJШfгл4JlШlГЦJшnл4J {п п| п п| п JTJl4JirLJUJTfLJl I п пп nJLj ПЛЛ JULJlLFIG. 2 lЛJlлtlJlll | JСшл JThJШфгл4JlШлГЦJшnл4J {п п | | | n p | p JTJl4JirLJUJTfLJl I p pn nJLj PLL JULJlL
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1993118A SU478346A1 (en) | 1974-01-30 | 1974-01-30 | Time Division TV Alarm System |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1993118A SU478346A1 (en) | 1974-01-30 | 1974-01-30 | Time Division TV Alarm System |
Publications (1)
Publication Number | Publication Date |
---|---|
SU478346A1 true SU478346A1 (en) | 1975-07-25 |
Family
ID=20574811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1993118A SU478346A1 (en) | 1974-01-30 | 1974-01-30 | Time Division TV Alarm System |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU478346A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4462841A (en) * | 1982-04-23 | 1984-07-31 | Mitsubishi Kinzoku Kabushiki Kaisha | Silver-metal oxide alloy electrical contact materials |
-
1974
- 1974-01-30 SU SU1993118A patent/SU478346A1/en active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4462841A (en) * | 1982-04-23 | 1984-07-31 | Mitsubishi Kinzoku Kabushiki Kaisha | Silver-metal oxide alloy electrical contact materials |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1163981A (en) | Improvements in or relating to Time Division Communication Systems | |
SU478346A1 (en) | Time Division TV Alarm System | |
SU1325545A1 (en) | Information reception and transmission device | |
SU841001A1 (en) | Teleindication device with time division of channels | |
SU1354232A1 (en) | Device for receiving serial code | |
SU1185365A1 (en) | Device for transmission and reception of information | |
SU785886A1 (en) | Disctere signal transmitting and receiving device | |
SU610099A1 (en) | Remote control system | |
SU758125A1 (en) | Device for interfacing computer with discrete sensors | |
SU412620A1 (en) | ||
SU493786A1 (en) | Remote control device | |
SU675627A1 (en) | Device for transmitting information between automatic exchange apparatus | |
SU1179414A1 (en) | Remote control system | |
SU1535218A1 (en) | Telecontrol device | |
SU535584A1 (en) | Device for receiving remote control commands | |
SU467341A1 (en) | Input device | |
SU428436A1 (en) | DEVICE FOR TRANSFER OF INFORMATION | |
GB983439A (en) | Improvements in or relating to rhythmic telegraph systems for the simultaneous transmission of messages in opposite directions | |
SU375811A1 (en) | DEVICE FOR PHASEING AND REGISTRATION OF A START-UP ELECTRONIC LETTER-PRINTING TELEGRAPH APPARATUS | |
SU860326A1 (en) | Device for asynchronous interfacing of digital signals | |
SU1156111A1 (en) | Telecontrol device | |
SU475650A1 (en) | Remote control device | |
SU767808A1 (en) | Device for compressing analog signals | |
SU1410049A1 (en) | Data exchange device | |
SU656217A1 (en) | Matching device |