SU474109A1 - Логическа схема или-и-не - Google Patents

Description

Изобретение может быть использовано дл  построени  вычиСЛИтельных маплин и дискретных устройств автоматики.

Известна логическа  схема «ИЛИ-И- НЕ, содержаща  туннельно-транзисторный триггер, дополнительный триггер па туппельном диоде и резисторе, диод с накоплением зар да , один вывод которого соединен с выходом двухступенчатой диодной схемы «ИЛИ-И, а другой вывод через .разделительный диод подключен к источнику синхронизирующих импульсов .

с целью поэыщенм  быстродействи , надежности работы и экономичности в предлагаемую логическую схему «ИЛИ-И-НЕ дополнительно введен второй диод с накоплением зар да, причем выход двухступенчатой диодпой схемы «ИЛИ-И подключен ко входу туннельно-транзисторного триггера через туппельпый диод дополнительного триггера, а второй диод с накоплением зар да подключен одноименным полюсом к общей точке (первого диода с накоплением зар да и разделительного диода, а вторым полюсом - к общей шине.

На фиг. 1 показана схема «ИЛИ-И-НЕ PINO; на фиг. 2 показана диодна  схема, котора  подключаетс  на вход основной схемы «ИЛИ-И-НЕ дл  расщирени  ее логических возможностей.

Входные диоды , резистор 2 и источник -EI образуют схему сборки единичных (положительных ) сигналов, которые поступают на входы 3, 4, 5 схемы. При подключеНИИ на вход 6 расщирител  диод 7 схемы PINO и диод 8 (фиг. 2) расщирител  образуют схему сотаиадени  дл  положительных .

Диод 9 с накоплением зар да, резистор 10, обеспечивающий ток пр мого смещен   ДНЗ, и разделительный диод 11, через который подаютс  отрицательные импульсы установки, образуют диодный усилитель тока.

Триггер на туннельном дшоде 12 и резисторе 13, а также диод 14 с накоплением зар да служат дл  повыщени  помехозащищенности надежности работы схемы.

Резисторы 15 и 16, туннельный диод 17 и транзистор 18 составл ют бистабильный туннельно-транзисторный трлггор логической схемы.

Резистор 19 и транаистор 20 обеспечивают сброс этого триггера в «нуль. Выход 21 тупнельно-транаисторного триггера  вл етс  выходом логической схемы.

На фиг. 2 приведена схема диодного расширител , построенного на диодах 22, 8, резисторе 23. На выходы 24, 25 и 26 подаютс  входные сигналы, выход 27 подключаетс  ко входу 4 схемы PINO

Схема «или-И-НЕ

PiXO работает следующим образом.

Входные сигналы со схем PINO поступают На входы 3-5 и принимают два урови : нулевой и единичный.

В иолутакте сброса в «нуль управл ющих (предыдущих) схем примерно в течение четверти такта через диод 9 протекает пр мой ток Inp, который производит накопление зар да в базе диода 9. Бсди в следующем полутакте на вход схемы поступает един:ичный си.пнал, за прещающлй наколление за;р да, то имеющийс  зар д в базе диода 9 оказываетс  . И:Шнкм и в течен.ие этого полутакта должен быть paiococaH. Обратное смещение, а соответственно и рассасывающий ток дл  диода 9 обеспечивает триггер туннельного диода 12, наход. щ.ийс  в этом полутакте в высоковольтной состо -нии. Ток смещени  туннельного диода 12 и рассасывающий ток диода 9 задаютс  резистором 13. Ток, зада ваемый рсз-истором 10, в этом полутакте протекает через диод 14, ироиз.вод  накопление зар да неравновесных носителей в его базе. Поступающий в конце этого полутакта через диод // отрицательный им нульс вызывает протекание большого обратного тока через диод 14.

База диода 9 к это,му моменту оказываетс  уже очищенной от зар да помехи, при этом по вление отрицательного импульса в точке А .после затирани  диода :14 не вызывает протакааи  тока через диод 9 на туннельном диоде 17. Такое двойное рассасывание зар да помехи В базе диода 9 обеслечивает высокую помехоустойчивость предлагаемой схемы инвертировани .

Накопленный в предыдущей четверти такта зар д суммируетс  с зар дом, накопленНЫМ в диоде 9 в следующем полутакте, если на входы схемы поступают нулевые сигналы.

Т|а1ким образоМ, полезный накопленный

зар д равен -QH -;- JnoТ, что увеличива4ет коэффициент усилени  диодного усилител  и повышает экономичность схемы.

Рассмотрим pai6oTy схемы PINO.

В начале каждого такта на базу транзистора 20 поступает положительный импульс сброса. Эмиттерный ток этого транзистора через резистор 19 устанавливает туннельный диод 17 в низковольтное состо ние.

В течение последней четверти предыдущего периода через диод 9 протекает пр мой ток, атотсрый приводит к накоплению зар да Qo «Т Inp. Если теперь в первом полутакте хот  бы на один из ВХОД01В 3-5 поступает единичный (положительный) :уровень, то соответСБзуюш ,ий входной диод / открыт, и в него переключаетс  ток стока -EI (резистор 13).

Диод 7 закрьнваетс , что нриводит к перезслючению триггера на тз ннельком диоде 12 в высоковольтное состо ние, поскольку суммарный ток, .проход щий через резисторы 13 и 10, выбираетс  б6льши м пикового тока туннельного диода 12. По 1вление положительно

ГО напр жени  в точке Б приводит к обратному смещению диода 9 и переключению тока истока +Е2 (резистор 10) в диод 14. Поскольку в базе двioдa 9 накоплен зар д Qo, то обратное смешение вызывает протекание через него обратного тока 1°, который и должен рассосать зар д Qo в течение этого полупериода. При этом как ток, поддерживающий туннельный диод 12 в высоковольтном состо нии, так и обратный рассеивающий ток диода 9 1. обеспечиваетс  токовым истоком -f Е2 (резистор f3).

Таким образом, к концу первого полутакта (наличие входного сигнала) зар д Qo, в базе диада 9 практически полностью рассасываетс , а в базе диода 14 накаплвваетс  зар д

Т Qo -2 ipПоступающий в начале второго полутакта через диод // отрицательный импульс вызывает протекание через диод 14 большого обратного тока. Этот процесс также обеспечивает более полное очищение базы диода 9 от зар да, если все-таки оказываетс , что к концу первого полутакта в базе диода 9 остаетс  некотора  часть зар да QQ.

В результате по вившийс  после запирани  диода 14 отрицательный импульс в точке А не вызывает протекание тока через диод 9 на туннельно-транзисторный триггер, который остаетс  в нулевом состо нии.

Поскольку во втором полутакте единичный сигнал исчезает (предыдущие схемы установлены в «нуль), то все входные диоды оказываютс  закрытыми, и отрицательный ток стока -EI (резистор 2), переключа сь в диод 7, устанавливает триггер на туннельном диоде 12 в низковольтное состо ние. В результате этого после окончани  отрицательного импульса , подаваемого в точку А, в последней четверти первого такта через диод 9 протекает ток пр мого смещени , который к концу первого такта обеспечивает Егакопление зар да QO. По поскольку во втором такте на вход схемы поступает нулевой сигнал, и, следовательно , ток стока -EI (резистор 2) через диод 7 удерлсивает туннельный диод 12 в низковольтном состо нии, то ток /пр протекает через диод 9 в течение первой половины второго такта, что обеспечивает накопление зар да неравновесных наносителей в базе диода 9, равного

3 Qi Qo + Qo -pTlnp.

Ток, проход щий чарез диод 14, отсутствует и зар д в его базе не накапливаетс . Это достигаетс  обеспечением небольшого отрицательного потенциала в точке Б (пор дка 0,2- -0,3) с регулировкой тока стока -EI (резистор 2). Поступающий в начале второго полутакта через диод // отрицательный импульс установки, рассасыва  зар д Qi, вызывает протекание большого обратного тока через диод 9 и туинельный диоа 12 на ту гельUOM диоде 17, в результате чего последний переключаетс  в единичное состо ние. В этод; состо иирл ту нельно-т1ра;кЗИ1Сторный триггер находитс  в течение второй половины второго такта и в «нуль возвращаетс  очередным импульсом сброса в начале третьего такта. В третьем такте на вход поступает сигнал, и схема работает так же, ка.к ,и в пер,вом такте, т. е. ток 1пр протекает не через диод 9, а через диод 14, импульс устаНовки не проходит на туннельный диод 17, который остаетс  в нулевом состо иии.

Пиковый ток туннельного диода 12 равен или меньше 1пр. Величина тока, задаваемого резистором 13, должна составл ть примерно 0,5 1пр. Величина тока, задаваема  резистором 2, ограничена в основном снизу, т. е. она должна быть не меньше Lp. Избыточный отрицательный ток, который возникает при подключении диодных расш1ирителей на вход 6, протекает через туннельный диод 12, имеюш ,ий малое сопротивление при обратном омещен;И;1 .

Предмет изобретени 

Логическа  схема «ИЛИ-И-НЕ, содержаща  тувнельно-транзисторный триггер, дополнительный триггер на тунне,11ьном диоде и резисторе, диод с накоплением зар да, один вывод которого соединен с выходом двухступенчатой диодной схемы «ИЛИ-И, а другой вывод через разделительный диод подключен к источнику синхронизируюшнх и мпульсов, отличающа с  тем, что, с целью повышени  быстродействи , надеж1ности работы и экономичности , в нее допол1Н1Ите чьно введен второй диод с накоплением зар да, причем выход двухступенчатой диодной схемы «ИЛИ-И подключен ко входу туннельно-транзисторного триггера через туннельный диод дополнительного триггера, а второй диод с накоплением зар да подключен одноименным полюсом к общей точке первого диода с накоплением зар да и разделительного диода, а вторым полюсом - к общей шпне.