SU474025A1 - Apparatus for calculating the logarithm of the amplitude ratio of two pulses - Google Patents

Apparatus for calculating the logarithm of the amplitude ratio of two pulses

Info

Publication number
SU474025A1
SU474025A1 SU1845536A SU1845536A SU474025A1 SU 474025 A1 SU474025 A1 SU 474025A1 SU 1845536 A SU1845536 A SU 1845536A SU 1845536 A SU1845536 A SU 1845536A SU 474025 A1 SU474025 A1 SU 474025A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
pulses
output
logarithm
digital
Prior art date
Application number
SU1845536A
Other languages
Russian (ru)
Inventor
Станислав Иванович Рудковский
Борис Григорьевич Кадук
Алексей Анисимович Кравченко
Ба Шау Нгуенг
Original Assignee
Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт аналитического приборостроения filed Critical Всесоюзный научно-исследовательский институт аналитического приборостроения
Priority to SU1845536A priority Critical patent/SU474025A1/en
Application granted granted Critical
Publication of SU474025A1 publication Critical patent/SU474025A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

решающего прохождение счетных импульсов в цифро-аналоговый преобразователь 5 и реверсивный счетчик 6, соединен со счетными входами последних. Выход цифро-аналогового нреобразовател  5 соединен со вторым входом схемы сравнени  2, образу  следующую систему. Реверсивный счетчик 6 предназначен дл  суммирова 1и  носледовательно следующих счетных импульсов, количество которых эквивалентно максимуму амплитудного значени  первого логарифмированного имнульса и дальнейшего вычитани  последовательно следующих счетных импульсов, количество которых эквивалентно максимуму амнлитудного значени  второго логарифмированного импульса . Входы, управл ющие суммированием, вычитанием и сбросом реверсивного счетчика 6, соединены с соответствующими выходами блок 7 переключени  режимов работы, предназначенного дл : а) включени  реверсивного счетчика ,6 в режимы суммировани  или вычитани  при наличии на входе устройства каждого нервого или соответственно каждого второго импульсов из пары измер емых; б) формировани  сигнала «сброс на цифроаналоговый преобразователь 5 в паузу после каждого входного импульса и формировани  сигнала «сброс на реверсивный счетчик 6 в паузу, предшествующую измереиию каждой следующей нары имиульсов, дл  подготовки цифро-аналогового преобразовател  5 к преобразованию логарифма амплитуды каждого следующего импульса и дл  подготовки реверсивного счетчика 6 к вычислению разности логарифмов амплитуд каждой следующей нары импульсов. С этой целью блок 7 переключени  режимов работы содержит две схемы сравнени , формирующие управл ющие сигналы при f K -lgt/Bx и Igf/Bx о, триггеры, схемы «И, «ИЛИ, «НЕ, соединенные между собой соответствующим образом, а три входа блока 7 соединены с выходами цифро-аналогового преобразовател  5, логарифмического усилител  1 и блока управлени  4. С выходом реверсивного счетчика 6 соединен вход блока 8 фиксации нул , представл ющего собой дешифратор с выходом «О и соединенного выходом с входом блока 7 переключени  режимов работы . Блок фиксации нул  предназначен дл  переключени  через блок 7 реверсивного счетчика 6 из режима вычитани  в режим суммировани  при прохождении его через нуль, что может иметь место при вычитании tii-п при Выход реверсивного счетчика 6 соединен с информационным входом блока 9 разрешени  считывани  результата, управл ющие входы которого соединены с выходами схемы сравнени  2, блока 7 переключени  режимов работы и блока управлени  4. Один вход блока управлени  4 соединен с входом «пуск устройства, а второй вход соединен с выходом блока переключепи  режимов работы , фиксирующим паузу между входными измер емыми импульсами, что позвол ет с по влением сигнала «пуск включить устройствоdecisive passage of the counting pulses into the digital-analog converter 5 and the reversible counter 6, connected to the counting inputs of the latter. The output of the digital-to-analog converter 5 is connected to the second input of the comparison circuit 2, forming the following system. The reversible counter 6 is designed to sum the 1 and successively following counting pulses, the number of which is equivalent to the maximum amplitude value of the first logarithmic impulse and further subtraction of the successively following counting pulses, the amount equivalent to the maximum of the amplitude value of the second logarithmic pulse. The inputs controlling the summation, subtraction and reset of the reversible counter 6 are connected to the corresponding outputs by the operating mode switching unit 7: a) switching on the reversing counter, 6 to the summing or subtracting modes if each nerve or each second impulse is present at the device input from a pair of measurable; b) generating a “reset to digital-to-analog converter 5 pause after each input pulse and generating a“ reset to reversible counter 6 signal to a pause preceding the measurement of each next runner signal to prepare digital-to-analog converter 5 to convert the amplitude logarithm of each subsequent pulse and to prepare a reversible counter 6 to calculate the difference of the logarithms of the amplitudes of each next pulse bursts. To this end, the operating mode switching unit 7 contains two comparison circuits forming control signals with f K -lgt / Bx and Igf / Bx o, triggers, schemes AND, OR, NOT, interconnected appropriately, and three the input unit 7 is connected to the outputs of the digital-to-analog converter 5, the logarithmic amplifier 1 and the control unit 4. The output of the reversible counter 6 is connected to the input of the zero-fixing unit 8, which is a decoder with the output "O" and connected to the output of the operating-switching unit 7 . The zero fixing unit is intended for switching through reversing counter 6 from subtraction mode to summing mode when passing it through zero, which can occur when subtracting tii-p at Reversing counter output 6 connected to the information input of resolution result permitting unit 9, controlling the inputs of which are connected to the outputs of the comparison circuit 2, the operating mode switching unit 7 and the control unit 4. One input of the control unit 4 is connected to the start device input, and the second input is connected to the output of the switching unit modes of operation, fixing a pause between input measured pulses, which allows the device to start the device to turn on

лишь при отсутствии на входе измер емых импульсов .only in the absence of measured pulses at the input.

Работает устройство следующим образом. С сигналом «пуск на выходе блока уиравлени  4 в паузу между входными измер емыми импульсами сформируетс  сигнал, подготовивший устройство к началу вычислени . При по влении нервого измер емого импульса на входе логарифмического усилител  I срабатывает схема сравнени  2 (lgbnx b,;) и через схему совпадени  3 на входы цифро-аналогового преобразовател  5 и реверсивного счетчика 6 поступают счетные импульсы в течение всего времени нарастани  U, в результате чего с выхода цифро-аналогового преобразовател  5 формируетс  величина , пропорциональна  числу импульсов, пакапливаел1ых в реверсивном счетчике 6. В момент прохождени  через максимум иThe device works as follows. With the signal "triggering on the output of the control unit 4 in the pause between the input measured pulses, a signal will be generated which prepared the device for the beginning of the calculation. When a measured pulse is detected at the input of the logarithmic amplifier I, a comparison circuit 2 (lgbnx b ;;) is triggered and, through a coincidence circuit 3, the counting pulses 6 are fed to the inputs of the digital-analog converter 5 and the reversing counter 6, as a result from which the output of the digital-to-analog converter 5 generates a value proportional to the number of pulses stored in the reversing counter 6. At the moment of passing through a maximum and

дальнейщего уменьшени  (Ув.х до нул  не вызывает изменени  t/к, так как при сигнал с выхода схемы сравнени  2 отсутствует и схема совпадени  3 будет закрыта дл  прохождени  счетных импульсов. При (/вх 0further decrease (Vv.kh to zero does not cause a change in t / k, since with the signal from the output of the comparison circuit 2 is absent and the coincidence circuit 3 will be closed for the passage of counting pulses. At (/ in 0

блоком 7 иереключени  режимов работы цифро-аналоговый преобразователь 5 будет переведен в нулевое состо ние, а реверсивный счетчик 6, запомннвший число Ль переключитс  в режим «вычитани . При по влении следующего импульса процесс преобразовани  его в эквивалентное число счетных импульсов nz происходит аналогично с одновременным вычитанием til-«2 в реверсивном счетчике 6. В случае, если (устройство было включено в наузу, предшествующую меньшему по амплитуде из входных имнульсов), то в процессе вычитани  в момеит прохождени  реверсивного счетчика 6 через «О по витс  сигнал с блока 8 фиксации нул , переключаюшнй через блок 7 переключени  режимов работы реверсивный счетчик 6 в режим «суммирование. При прохождении t/nx через максимум процесс вычислени  заканчиваетс  и при ( через блок 9 разрешени  считывани  произойдет считывание разности HI-«2, нропорционалыюй логарифму отношени  двух имнульсов . В паузу между вторым и третьим импульсами происходит установка «О цифро-аналогового преобразовател  5, реверсивного счетчнка 6 и нодготовка всех узлов устройства к аналогичному вычислению логарифма отношени  амплитуд следующей пары импульсов.By block 7 and switching modes of operation, the digital-to-analog converter 5 will be switched to the zero state, and the reversible counter 6, the stored number E will be switched to the "subtracting" mode. When the next pulse appears, the process of converting it to an equivalent number of counting pulses nz occurs similarly with simultaneous subtraction of til-2 in a reversible counter 6. In case (the device was included in the scrolls preceding the smaller amplitude from the input impulses), then the process of subtracting the passage of the reversible counter 6 through the "O through the signal from the zero-fixing unit 8", switches the reversing counter 6 through the operating-mode switching unit 7 to the "summing" mode. When t / nx passes through the maximum, the calculation process ends and (through reading resolution block 9, the difference HI - 2 will be read, the proportional logarithm of the ratio of the two pulses. In the pause between the second and third pulses, the setting “On digital-analog converter 5, reversible count 6 and the preparation of all nodes of the device to a similar calculation of the logarithm of the amplitude ratio of the next pair of pulses.

Предмет изобретени Subject invention

Устройство дл  вычислени  логарифма отношени  амплитуд двух импульсов, содержащее логарифмический усилитель, вход которого св зан с входом устройства, а выход - с первым входом схемы сравнени  и первым входом блока переключени  режимов, второй вход схемы сравнени  соединен с выходом цифро-аналогового преобразовател , а ее выход через схему «И - с первым входом цифро-аналогового преобразовател  и входом «сложение реверсивного счетчика, выход которого через блок разрешени  считывани  соединен с выходом устройства, и блок управлени , отличающеес  тем, что, с целью повышени  точности вычислени , второй вход схемы сравнени  соединен со вторым входом цифро-аналогового преобразовател  через блок переключени  режимов, один из выходов которого соединен с входом «вычитание реверсивного счетчика, подключенного выходомA device for calculating the logarithm of the amplitude ratio of two pulses, comprising a logarithmic amplifier whose input is connected to the device input and the output to the first input of the comparison circuit and the first input of the mode switching unit, the second input of the comparison circuit is connected to the output of the D / A converter, and the output through the circuit "AND - with the first input of the digital-analog converter and the input" the addition of a reversible counter, the output of which through the read resolution block is connected to the output of the device, and the control unit, lichayuschees in that, in order to increase the accuracy of calculation, the second input of the comparison circuit is connected to the second input of the digital-to-analog converter through the switching unit modes, one of whose outputs is connected to the input of "down counter subtraction connected yield

через дополнительно введенный блок фиксации нул  к третьему входу блока переключени  режимов, третий выход его соединен со вторым входом блока разрешени  считывани ,through the additionally introduced fixing unit zero to the third input of the mode switching unit, its third output is connected to the second input of the read resolution block,

подключенного третьим входом к выходу схемы сравнени , а четвертый выход - с блоком управлени , выход которого соединен с четвертыми входами блока разрешени  считывани  и блока переключеии  режимов, и со вторым входом схемы «И, к третьему входу которой подключен тактовый вход устройства.connected by the third input to the output of the comparison circuit, and the fourth output to the control unit whose output is connected to the fourth inputs of the read resolution block and the mode switching unit, and to the second input of the I circuit, to the third input of which the clock input of the device is connected.

SU1845536A 1972-11-13 1972-11-13 Apparatus for calculating the logarithm of the amplitude ratio of two pulses SU474025A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1845536A SU474025A1 (en) 1972-11-13 1972-11-13 Apparatus for calculating the logarithm of the amplitude ratio of two pulses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1845536A SU474025A1 (en) 1972-11-13 1972-11-13 Apparatus for calculating the logarithm of the amplitude ratio of two pulses

Publications (1)

Publication Number Publication Date
SU474025A1 true SU474025A1 (en) 1975-06-14

Family

ID=20531875

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1845536A SU474025A1 (en) 1972-11-13 1972-11-13 Apparatus for calculating the logarithm of the amplitude ratio of two pulses

Country Status (1)

Country Link
SU (1) SU474025A1 (en)

Similar Documents

Publication Publication Date Title
SU474025A1 (en) Apparatus for calculating the logarithm of the amplitude ratio of two pulses
SU1114976A1 (en) Digital phase meter
SU871099A1 (en) Digital phase meter
SU978063A1 (en) Digital frequency meter
SU782153A1 (en) Analogue-digital converter
SU368553A1 (en) OPTIMIZER OF THE OPERATING MODE OF INTEGRATING
SU627587A1 (en) Analogue-digital integrator
US3512152A (en) Analogue digital device
SU414543A1 (en)
SU892335A1 (en) Digital monitoring frequency meter
SU372681A1 (en) G "" CHSSESIOZNAIAI
SU399788A1 (en) FREQUENCY DIGITAL DEVICE
SU370701A1 (en) ALL-UNION
SU375566A1 (en) DIGITAL VOLTMETER
US3489886A (en) Apparatus for measuring the integration value of a plurality of signals utilising a sampling system
SU410323A1 (en)
SU513343A1 (en) Digital period meter
SU557359A1 (en) Device for displaying information
SU335619A1 (en) DIGITAL INTEGRATING VOLTMETER
SU473961A1 (en) A device for digitally measuring and monitoring the instability of a series of pulse periods
SU947874A1 (en) Logarithmic a-d converter
SU621959A1 (en) Rotational speed monitoring device
SU456361A1 (en) Device for determining the time of quantization of the signal
SU788026A1 (en) Digital phase meter for measuring phase shift mean value
SU1170364A1 (en) Device for measuring amplitude of low-frequency sinusoidal voltage