SU472468A1 - Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигами - Google Patents
Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигамиInfo
- Publication number
- SU472468A1 SU472468A1 SU1948102A SU1948102A SU472468A1 SU 472468 A1 SU472468 A1 SU 472468A1 SU 1948102 A SU1948102 A SU 1948102A SU 1948102 A SU1948102 A SU 1948102A SU 472468 A1 SU472468 A1 SU 472468A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- time shifts
- communication systems
- binary signals
- way time
- output
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
фазового детектора 7 в моменты времени, отведенные дл передачи команд в виде временных сдвигов, Которые определ ютс импульсной последовательностью с выхода делител частоты 8. При отсутствии Временных сдвигов на обоих выходах временного детектора формируютс нулевые сигналы. При возникновении положительного временного сдвига формируетс единичный сигнал на выходе «плюс фазового детектора 7, а при возпикновении отрицательного временного сдвига формируетс единичный сигнал на выходе «минус. При отсутствии временных сдвигов триггер 9 периодически переключаетс из одного состо ни в другое с частотой следовани команд. Это осуществл етс путем подачи импульсной последовательности с выхода делител частоты 8 на счетный вход триггера 9. При наличии временного сдвига того или иного знака, сигналы о чем формируютс на соответствующем выходе фазового детектора 7, производитс установка триггера 9 этим сигналом по его другим раздельным входам. В результате на выходах триггера при отсутствии временного сдвига формируютс сигналы вида: 101010... - на выходе «плюс и 010101... - на выходе «минус, при наличии временного сдвига 1формируютс сигналы вида: 11 - на выходе «плюс при положительном временном сдвиге и 11 - на выходе «минус при отрицательном временном сдвиге. В соответствии с состо нием тригера 9 с помощью формирователей команд 10, И формируютс команды «плюс или «минус, поступающие , как и информационные сигналы, через схему объединени в групповой тракт. При наличии положительного временного сдвига с помощью схемы «НЕТ 12 осуществл етс торможение на один такт процесса считывани . По сигналу о наличии отрицательного временного сдвига с иомощью схемы «ИЛИ 13 осуществл етс ускорение на один такт процесса считывани . При отсутствии временных сдвигов сигналы на выходах схем совпадени 14, 15 отсутствуют, так как при этом на входы этих схем поступают поочередно то единичные сигналы с выхода триггера 18 и нулевой сигнал с выхода триггера 9, то нулевой сигнал с выхода триггера 18 и единичный
сигнал с выхода триггера 9. Таким образом, чередующиес команды преобразуютс в «пассивные, не сопровождающиес изменением ритма работы распределител считываПИЯ . При нарущении периодичности чередовапи команд, что имеет место при наличии временных сдвигов, на одну из схем совпадени поступают единичные сигналы с выходов триггеров 9 и 18, что в свою очередь вызывает
торможение или ускорение процесса считывани . В результате позици , отводима дл передачи информационного символа при формировании отрицательного временного сдвига, используетс дл этой цели только при формировании команд «минус, «минус, веро тность чего близка к нулю. Следовательно, эта позИЦи оказываетс практически свободной и может использоватьс дл передачи и других сигналов, например, сигналов контрол , сигиализации об аварии служебной св зи и других .
Предмет изобретени
Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигами, содержащее запоминающий узел, на информационный и тактовый входы которого поданы соответственно двоичные сигналы непосредственно и через узел выделени тактовой частоты, а также генератор импульсов считывани , выход которого через делитель частоты подключен к счетно.му входу блока формировани
команд, а через последовательно соединенные схемы «ИЕТ и «ИЛИ ко входу считывани запоминающего узла, выходы которого подключены к другим входам блока формировани команд через фазовый детектор, соединенный с делителем частоты, о т«ч ич а ю щее с тем, что, с целью повышени пропускной способности группового тракта, введены схемы совпадени , узел задержки и триггер, при этом выходы «плюс и «минус блока формировани команд подключены непосредственно к одним входам схем совпадени , а через узел задерлжи и триггер - к другим входам схем совпадени , выходы которых соответственно подключены ко входам схем «НЕТ и «ИЛИ.
п
Информационный , сигнал rN
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1948102A SU472468A1 (ru) | 1973-07-25 | 1973-07-25 | Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигами |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1948102A SU472468A1 (ru) | 1973-07-25 | 1973-07-25 | Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигами |
Publications (1)
Publication Number | Publication Date |
---|---|
SU472468A1 true SU472468A1 (ru) | 1975-05-30 |
Family
ID=20561185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1948102A SU472468A1 (ru) | 1973-07-25 | 1973-07-25 | Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигами |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU472468A1 (ru) |
-
1973
- 1973-07-25 SU SU1948102A patent/SU472468A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1275446A (en) | Data transmission apparatus | |
US3199104A (en) | Distance measuring system with direct binary readout | |
GB1210612A (en) | A keyboard signalling system | |
SU472468A1 (ru) | Устройство асинхронного ввода двоичных сигналов в цифровой тракт систем св зи с двухсторонними временными сдвигами | |
SU788412A1 (ru) | Устройство синхронизации тактовых генераторов узлов цифровой коммутации | |
SU427458A1 (ru) | Регенератор двоичных символов | |
US3336578A (en) | Detector of aperiodic diphase marker pulses | |
SU1290282A1 (ru) | Устройство дл синхронизации вычислительной системы | |
SU456377A1 (ru) | Передающее стартостопное устройство | |
SU646453A1 (ru) | Устройство групповой тактовой синхронизации | |
SU623261A1 (ru) | Частотный детектор | |
SU1058021A1 (ru) | Умножитель частоты | |
SU496683A1 (ru) | Двухтактный двоичный счетчик | |
SU702535A1 (ru) | Устройство синхронизации дл стартстопных систем передачи диксретной информации | |
SU790356A1 (ru) | Устройство синхронизации | |
SU483798A1 (ru) | Устройство синхронизации псевдошумовых сигналов | |
SU782151A1 (ru) | Преобразователь временных интервалов в цифровой код | |
SU489248A1 (ru) | Формирователь кода морзе | |
SU628613A1 (ru) | Приемник фазоманипулированных сигналов | |
SU578669A1 (ru) | Устройство цикловой синхронизации в системах передачи цифровой информации | |
SU725255A1 (ru) | Устройство дл передачи и приема информации | |
SU566386A1 (ru) | Устройство дл передачи сигналов с дельта-модул цией | |
SU544170A1 (ru) | Стартстопное приемное устройство | |
SU692107A1 (ru) | Устройство декодировани адреса | |
SU657658A2 (ru) | Устройство дл приема информации в частотном коде |