SU471596A1

SU471596A1 - Устройство дл учета количества пассажиров

Info

Publication number: SU471596A1
Application number: SU1823168A
Authority: SU
Inventors: Ренат Валееич Галанский
Priority date: 1972-08-25
Filing date: 1972-08-25
Publication date: 1975-05-25

Description

При выходе пассажира очередность следовани импульсов с выходов формирователей 2 и 3 сменитс и анализатор сформирует импульс на выходе обратного направлени 6 и выдаст на другой сумматор 7 обратного направлени .

Сумматор работает следующим образом. Все входные импульсы с выхода 5 (или 6) анализаторов 4 проход т через схему ИЛИ 14 и 15, импульсы, совпадающие по времени выдел ютс схемами И 8-10. С выхода схемы ИЛИ 15 получаетс последовательность импульсов К1+К2 + КЗ, где К1, К2, КЗ импульсы , соответствующие выходам 5 или 6. При наличии в этой сумме двух совпадающих во времени импульсов на выходе схемы ИЛИ 15 эти импульсы будут представлены одним импульсом.

Импульсы каждой пары, совпавщие во времени , выдел ютс схемами И 8-10, задерживаютс и различаютс по времени схемами задержки 11 -13 на различную длительность каждого анализатора направлени и поступают на схему ИЛИ 15, где суммируютс с основной последовательностью импульсов.

Реверсивный счетчик 18 суммирует импульсы , поступающие на вход 16, а импульсы, по . ступающие на вход 17, вычитает из содержимого счетчика. Результирующий код, соответствующий текущему значению количества пассажиров в транспорте, передаетс в устройство передачи или регистрации 19. При подключении к входу 16 двоичного счетчика возможно получить общую величину перевезенных пассажиров.

Предмет изобретени

Устройство дл учета количества пассажиров , содержащее датчики, установленные по два Б каждом проходе, соединенные через

формирователи импульсов с входами соответствующих анализаторов направлени движени , и реверсивный счетчик, подключенный к регистратору, отличающеес тем, что, с целью повыщени точности работы устройства , в него введены два сумматора, выполненные на схемах И, ИЛИ и схемах задержки времени, причем, входы схем И и первой схемы ИЛИ подключены к соответствующим выходам анализаторов направлени движени , а

выходы всех схем И через соответствующие схемы задержки времени соединены со входами второй схемы ИЛИ, один из входов которой подключен к первой схеме ИЛИ, а выход-к реверсивному счетчику.