SU471587A1

SU471587A1 - Specialized Digital Computing Device

Info

Publication number: SU471587A1
Application number: SU1913351A
Authority: SU
Inventors: Юрий Иосифович Шендерович
Original assignee: Предприятие П/Я Г-4783
Priority date: 1973-05-03
Filing date: 1973-05-03
Publication date: 1975-05-25

Description

1one

Изобретение относитс к вычислительной технике и может быть использовано при разработке больших интегральных схем и дискретных цифровых устройств.The invention relates to computing and can be used in the development of large integrated circuits and discrete digital devices.

Известны универсальные вычислительные машины, позвол ющие осуществл ть моделирование логических схем с помощью специальных программ.Universal computers are known that allow the simulation of logic circuits using special programs.

Цель изобретени - повышение скорости моделировани путем аппаратной реализации функций моделировани .The purpose of the invention is to increase the speed of modeling through the hardware implementation of modeling functions.

Достигаетс это тем, что в устройство введены блок выделени логических значений, блок -сравнени , блок логических элементов, входной регистр, блок вентилей входных значений , два коммутатора, входы которых подключены к выходам блока управлени , а выходы - к соответствующим входам блока вентилей входных значений, выход которого подключен к входному регистру. Выход последнего подсоединен к входу блока логических элементов, выход которого подключен к одному из входов блока сравнени и к одному из входов блока запоминани логических значений , другой вход этого блока соединен с входом блока выделени логических значений и с другим входом блока сравнени . Выход блока сравнени подключен к одному из входов блока управлени , а его другой вход соединен с входами блока запоминани логических значений и блоком выделени логических значений, выход которого подсоединен к соответствующему входу блока вентилей входных значений, причем один из выходов блока управлени соединен с входом блока запоминани описани логической схемы и с соответствующим входом блока запоминани логических значений.This is achieved by the fact that a block of allocation of logical values, a block of comparison, a block of logic elements, an input register, a block of input values gates, two switches, whose inputs are connected to the outputs of the control unit, and outputs to the corresponding inputs of the block of input gates are entered into the device. whose output is connected to the input register. The output of the latter is connected to the input of a block of logic elements, the output of which is connected to one of the inputs of the comparison unit and to one of the inputs of the logical value storage unit, the other input of this block is connected to the input of the logical value extraction unit and the other input of the comparison unit. The output of the comparison unit is connected to one of the inputs of the control unit, and its other input is connected to the inputs of the logical value memory unit and the logical value extraction unit, the output of which is connected to the corresponding input of the input value valve unit, one of the outputs of the control unit is connected to the input of the memory unit description of the logic circuit and with the corresponding input of the block of storing logical values.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Специализированное цифровое вычислительное устройство содержит блок 1 запоминани логических значений, в котором хран тс значени выходов элементов в два последовательных момента моделируемого времени (этот блок может быть, в частности, оперативным ЗУ универсальной ЦВМ, работающей совместно с предлагаемой), блок 2 запоминани описани логической схемы, в которомA specialized digital computing device contains a logical value storing unit 1, in which the output values of the elements are stored at two successive points of the simulated time (this unit may be, in particular, an on-line memory of a universal digital computer that works in conjunction with the proposed one) , wherein

хранитс описание моделируемой схемы в виде списка св зей входов и выходов элементов схемы (в качестве этого блока могут быть использованы диски или барабаны), блок 3 выделени логических значений, блок 4 управлени , коммутатор 5 элементов, коммутатор 6 входов элементов, блок 7 вентилей входных значений, входной регистр 8, блок 9 логических элементов, блок 10 сравнени , 11 - выход устройства, 12 - вход устройства. Входыthe description of the simulated circuit is stored in the form of a list of inputs and outputs of the circuit elements (disks or drums can be used as this block), block 3 for allocating logical values, control block 4, switch 5 elements, switch 6 elements inputs, block 7 input gates values, input register 8, block 9 of logic elements, block 10 of comparison, 11 — device output, 12 — device input. Inputs

коммутаторов 5 и 6 подключены к выходамswitches 5 and 6 are connected to the outputs

блока 4 управлени , а выходы - к соответствующим входам блока 7 вентилей входных значений. Вход регистра 8 соединен с выходом блока 7 вентилей входных значений, а его выход - со входом блока 9 логических элементов , выход которого подключен к одному из входов блока 1 запоминани логических значений и к одному из входов блока 10 сравнени , выход которого соединен с одним из входов блока 4 управлени . Другой вход блока 1 запоминани логических значений соединен с входом блока 3 выделени логических значений и с другим входом блока 10 сравнени . Другой вход блока 4 управлени соединен с входами блока 1 запоминани логических значений и блока 3 выделени логических значений, выход которого подсоединен к соответствующему входу блока 7 вентилей входных значений. Один из выходов блока 4 управлени соединен с входом блока 2 запоминани описани логической схемы и с соответствующим входом блока 1 запоминани логических значений.control unit 4, and the outputs - to the corresponding inputs of the unit 7 of the input value gates. The input of the register 8 is connected to the output of the input value valve unit 7, and its output is connected to the input of the logic element unit 9, the output of which is connected to one of the inputs of the logical value storage unit 1 and to one of the inputs of the comparison unit 10, the output of which is connected to one of the the inputs of the control unit 4. The other input of the logical value storage unit 1 is connected to the input of the logical value extraction unit 3 and to another input of the comparison unit 10. The other input of the control unit 4 is connected to the inputs of the logical value storage unit 1 and the logical value extraction unit 3, the output of which is connected to the corresponding input of the input value unit 7. One of the outputs of the control unit 4 is connected to the input of the unit 2 for storing the description of the logic circuit and with the corresponding input of the unit 1 for storing the logical values.

Устройство работает следующим образом. Информаци из блока 2 запоминани описани логической схемы поступает в блок 4 управлени и блок 1 запоминани логических значений. Блок 3 выделени логических значений выдает сигнал, соответствующий значе«ию одного входа элемента, а коммутаторы 5 и 6 выдают сигналы, управл ющие вентил ми блока 7, которые пропускают сигнал из запоминающего блока 1 на входной регистр 8. После того, как регистр 8 заполнен информацией , на выходе блока 9 логических элементов имеетс сигнал, соответствующий выходам элементов в последний такт моделируемого времени. Блок 10 сравнени сравнивает полученное значение с предыдущим и выдает сигнал в блок 4 управлени . По окончании The device works as follows. The information from block 2 of the description memory of the logic circuit is supplied to block 4 of the control and block 1 of the memorization of logical values. Block 3 of selection of logical values generates a signal corresponding to the value of one element input, and switches 5 and 6 give signals that control the valves of unit 7, which pass the signal from storage unit 1 to input register 8. After register 8 is filled information, at the output of block 9 of logic elements there is a signal corresponding to the outputs of the elements at the last clock time of the simulated time. The comparison unit 10 compares the obtained value with the previous one and outputs a signal to the control unit 4. At the end

4four

моделировани из блока управлени на выходе 11 выдаетс сигнал в универсальную ЦВМ. Сигнал, подаваемый извне на вход 12, осуществл ет запуск вычислительной машины .the simulation from the control unit at the output 11 outputs a signal to the universal digital computer. The signal supplied from the outside to the input 12, starts the computer.

Предмет изобретени Subject invention

Специализированное цифровое вычислительное устройство, содержащее блок запоминани логических значений, блок запоминани описани логической схемы, блок управлени , отличающеес тем, что, с целью повыщени скорости моделировани , в него введены блок выделени логических значений, блок сравнени , блок логических элементов, входной регистр, блок вентилей входных значений, два коммутатора, входы которых подключены к выходам блока управлени , а выходы - к соответствующим входам блока вентилей входных значений, выход которого подключен к входному регистру, выход которого подсоединен ко входу блока логических элементов, выход которого подключен к одному из входов блока сравнени и к одному из входов блока запоминани логических значений, другой вход которого соединен со входом блока выделени логических значений и с другим входом блока сравнени , выход которого подключен к одному из входов блока управлени , другой вход которого соединен со входами блока запоминани логических значений и блока выделени логических значений, выход которого подсоединен к соответствующему входу блока вентилей входных значений, причем один из выходов блока управлени соединен со входом блока запоминани описани логической схемы и с соответствующим входом блока запоминани логических значений.A specialized digital computing device comprising a logical value storage unit, a logical circuit description storage unit, a control unit, characterized in that, in order to increase the simulation speed, a logical value extraction unit, a comparison unit, a logic element block, an input register, a block are entered into it. input values gates, two switches, the inputs of which are connected to the outputs of the control unit, and the outputs - to the corresponding inputs of the block of input values, the output of which is connected to an input register whose output is connected to an input of a block of logic elements, an output of which is connected to one of the inputs of a comparison unit and to one of the inputs of a logical value memory unit, another input of which is connected to an input of a logical value extraction unit and to another input of a comparison unit whose output connected to one of the inputs of the control unit, the other input of which is connected to the inputs of the logical value memory unit and the logical value extraction unit, the output of which is connected to the corresponding The input of the input values of the valve block, one of the outputs of the control unit is connected to the input of the memory unit of the description of the logic circuit and the corresponding input of the memory unit of the logical values.