SU468238A1 - Делительное устройство - Google Patents

Делительное устройство

Info

Publication number
SU468238A1
SU468238A1 SU1841112A SU1841112A SU468238A1 SU 468238 A1 SU468238 A1 SU 468238A1 SU 1841112 A SU1841112 A SU 1841112A SU 1841112 A SU1841112 A SU 1841112A SU 468238 A1 SU468238 A1 SU 468238A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
output
circuit
inputs
input
Prior art date
Application number
SU1841112A
Other languages
English (en)
Inventor
Аркадий Алексеевич Мельников
Original Assignee
Предприятие П/Я А-1891
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1891 filed Critical Предприятие П/Я А-1891
Priority to SU1841112A priority Critical patent/SU468238A1/ru
Application granted granted Critical
Publication of SU468238A1 publication Critical patent/SU468238A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО
1
Изобретение относитс  к вычислительной технике и может быть использовано в устройствах измерительной техники.
Известны устройства дл  делени  чисел с преобразованием в число-импульсный код, построенные на счетчиках и схемах И. Однако при делении целочисленных кодов за счет отбрасывани  остатка возникают большие ошибки, причем предварительное умножение делимого приводит к увеличению вре- :мени вычислени , особенно дл  случаев делени  без остатка.
Цель изобретени  - повышение точности : выполнени  операции при сохранении минимального времени выполнени  операции. : Сущность изобретени  заключаетс  в :том, что в делительное устройство включен .сдвигающий регистр и дополнительный счет чик , выходы разр дов которого соединены соответственно с первыми вxoдa ли трртьей группы схем. И, а выходы третьей группы }схем И соединены соответственно со вто|рой группой шин записи счетчика делимого; установочные входы дополнительного счетчика соединены соответственно с выходами
-четвертой группы схем И; первые входы четвертой группы схем И соеданены с соответствуюшими выходами разр дов сдвигающего регистра, а вторые входы соединены с выходом первой схемы ИЛИ; шина установки О дополнительного - счетчика соединена с единичным выходом старшего разр да счетчика - делител ; шина сдвига сдвигающего регистра соединена со всеми вторыми входами третьей группы схем И и выходом линии задержки; выход старшего разр да сдвигающего регистра соединен со вторым входом второй схемы ИЛИ.
I На чертеже представлена схема устрой;ства .
i Делительное устройство содержит двоичный умножитель, состо щий из счетчика .регистра 1, счетчика делител  2, схемы И 3 и схемы ИЛИ 4, счетчика делимо1х 5 дополнительного счетчика 6, сдвигающего регистра 7, счетчика результата 8, схем И 9-13, триггера 14, схемы ИЛИ 15 и
элемента задержки 16. На выходы 17 подаетс  код делител  М ц i на входы 18код делимого NX вход 19 поступают импульсы тактовой частоты, на вход 20 поступает сигнал, запускающий схему на вычисление величины М ::: J22L rz Ni, Работает устройство следующим образом , В счетчики. 1 и 5 записываютс  соответственно Ny и NX По команде, по- ступившей на вход 20, устройство приводитс , в исходное состо ние, при котором все счетчики, кроме счетчика-регистра 1 i И счетчика делимого 5, устанавливаютс  .в нуль, а младший разр д сдвигающего ре |гистра 7 получает единицу, триггер 14 ус наалпваетс  в О . При этом от)к;рьтаютс  схемы И 9 и 1О, управл емые младшим разр дом сдвигающего регистра 7, и схем :И 12. Тактовые импульсы с частотой FQ i поступают на вход счетчика делител  2, На выходе двоичного умножител  (схема ИЛИ 4) частота импульсов будет опредеп тьс  Быражеш1ем р , где ,, tl ЧИСЛО разр дов счетчика-регистра 1 |и счетчика делител  2, За врем  Т , т. а. з врем  переполнени  счетчика дели тел  2, с,выхода схемы ИЛИ 4 на счетчик делимого 5 поступит N - N у импульсов, которые вычитаютс  из кода Nj . Число вычитаний кода N и из N подсчитываетс  старшими разр дами счетчика результата 8 При вычитании из счетчика делимого 5 кода последний устанавливаетс  в О и с его выхода снимаетс  сигнал переполнени  счетчика. При этом возможны два случа . Первый случай - остаток от делени  равен нулю - это значит, что сигналы переполнени  счетчика делимого 5 и счетчика де . лител  2 по вл ютс  одновременно. Это фиксируетс  схемой И 13 и по сигналу iC ее выхода через схему ИЛИ 15, триггер 14 возвращаетс  в исходное состо ние, ,закрыва  схему И 12; второй случай остаток не равен нулю - тогда импульс с выхода счетчика делимого 5 по витс  первым Задержанный элементом задержки 16 импульс подаетс  на установку в О счет чика делител  2, сдвиг единицы в сдвигаю щем регистре 7 на разр д в строку старших разр дов и перепись кода дополнительного счетчика 6 в счетчик дегшмого 5. Ц.опошштепы1ы счетчик 6 формирует код остатка, он не имеет младшего разр да, поэтому код, переписанный в счетчик делиного 5, получаеГс  умноженным на основание ристемы счисле1ш , в данном случае на два. Процесс вычислени  про1должаетс , при этом, сдвигающий регистр 7 открывает схему И 9 первого младшего разр да и схему И 1О второго разр да дополнительного счетчика 6, чем обеспечиваетс  умножение на два второго остатЕсли последующие остатки не равны нулю, то процесс вычислени  продолжаетс  до обеспечени  требуемой точности, чт фиксируетс  по сигналу со сдвигающего регистра 7. При по влении сигнала на последнем разр де сдвигающего регистра 7 триггер 14 устанавливаетс  в исходаое состо ние и процесс вычислени  заканчиваетс . Предмет изобретени  Делительное устройство, содержащее счетчик-грешстр, установочные входы которого соединены с соо-геетствующими щина- ми записи делител , а выходы - с соответствующими первыми входами первой группы схем И, вторые входы которой соединены с соответствующими выходами счетчика-делител , выходы первой группы схем И соеди нены со входами первой схемы ИЛИ, выход которой соединен со счетным входом млад.щего разр да счетчика делимого, перва  группа установочных входов которого со единена с щинами записи делимого, выход счетч1пса де;шмого соединен с линией задержки и с первым входом первой схемы И, второй вход которой соединен с единичным выходом старшего разр да счетчика-делител , выход первой схемы И соединен с пер- вым входом второй схемы ИЛИ, выход которой соединен Q щиной установки О триг. гера управлени , второй вход которого) соединен с щиной пуск, а выход соединен с первым входом второй схемы И, выход которой соединен со входом счетчика-делител , выход линии задержки соединен с щиной сброса в О счетчика-делител } счетчик результата, входы которого соединены соответственно с выходами второй группы схем И, первьш входы которых соединены с единичным выходом старщего разр да счетчика-делител , отличающеес  тем, что, с целью повыщени  точности при сохране1ши минимального времени выпо.гп1еии  операции, в негх включен сдвигающий регистр и дополнительный счетчик, выходы разр дов которого соединены соответственно с первыми входакш третьей группы схем И, а выходы третьей гру1шы схем И соеданены соответственно со второй группой шин
записи счетшка депимо1Х ; ycl aнoвoчnыe входал дополнительного счетчика соединены соответствеино с выходами четвертой группы схем И; первые входы четвертой группы схем И соединены с соответствующими выходами разр дов- сдвигающего регистра, а вторые входы соединены с выходами первой схемы ИЛИ; шина установки О дополнительного счетчика соединена с единнчньм выходом старшего разр да сче тчика-дели- тел ; шина сдаига сдвигающего регистра соединена со всеми вторыми входами третьей груш1Ы схем И и выходом линии задержки; выход 1 старшего разр да сдвигающего регистра соединен со вторым входом второй схемы ИЛИ.
SU1841112A 1972-10-23 1972-10-23 Делительное устройство SU468238A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1841112A SU468238A1 (ru) 1972-10-23 1972-10-23 Делительное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1841112A SU468238A1 (ru) 1972-10-23 1972-10-23 Делительное устройство

Publications (1)

Publication Number Publication Date
SU468238A1 true SU468238A1 (ru) 1975-04-25

Family

ID=20530648

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1841112A SU468238A1 (ru) 1972-10-23 1972-10-23 Делительное устройство

Country Status (1)

Country Link
SU (1) SU468238A1 (ru)

Similar Documents

Publication Publication Date Title
US4156201A (en) Binary word presence indicating circuit
SU468238A1 (ru) Делительное устройство
SU450166A1 (ru) Вычислитель разности двух чисел
SU1166100A1 (ru) Устройство дл делени
SU1048472A1 (ru) Устройство дл делени двоичных чисел
SU367421A1 (ru) ЦИФРОВОЕ УСТРОЙСТВО дл УСКОРЕННОГО ДЕЛЕНИЯ
SU734682A1 (ru) Устройство дл делени
SU1156070A1 (ru) Устройство дл умножени частоты на код
SU390524A1 (ru) Устройство для вычисления элементарных функций
SU429423A1 (ru) Арифметическое устройство
SU542338A1 (ru) Умножитель частоты следовани периодических импульсов
SU547766A1 (ru) Устройство дл делени
SU1265763A1 (ru) Устройство дл делени
SU456270A1 (ru) Устройство дл делени
SU590736A1 (ru) Множительно-делительное устройство
SU436352A1 (ru) УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов
SU1167608A1 (ru) Устройство дл умножени частоты на код
SU517152A1 (ru) Умножитель частоты периодических импульсов
SU362295A1 (ru) Арифметическое устройство параллельного
SU365704A1 (ru)
SU650072A1 (ru) Арифметическое устройство
SU690474A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU178177A1 (ru)
SU444130A1 (ru) Устройство кодировани погрешности, вносимой гармониками
SU734669A1 (ru) Преобразователь правильной двоичной дроби в двоично-дес тичную дробь и целых двоично-дес тичных чисел в двоичные