SU456367A1 - Пересчетное устройство - Google Patents
Пересчетное устройствоInfo
- Publication number
- SU456367A1 SU456367A1 SU1774192A SU1774192A SU456367A1 SU 456367 A1 SU456367 A1 SU 456367A1 SU 1774192 A SU1774192 A SU 1774192A SU 1774192 A SU1774192 A SU 1774192A SU 456367 A1 SU456367 A1 SU 456367A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- circuit
- input
- output
- memory
- Prior art date
Links
Landscapes
- Programmable Controllers (AREA)
Description
1
Изобретение относитс к элементам промышленной электроники и может быть использовано при создании счетных «ли других цифровых схем.
Известно пересчетное устройство, содержащее триггер пам ти и две схемы совпадени , выполненные на элементах .
Целью изобретени вл етс упрощение изменени коэффициента пересчета.
Дл этого предлагаемое устройство содержит два диода и конденсаторы, пр чем выходы триггера пам ти подключены через диоды к соответствующим входам схем совпадени и к одной обкладке конденсаторов, друга обкладка которых соединена с общей шиной.
Структурна схема предлагаемого пересчетного устройства представлена на чертеже.
Оно содержит триггеры 1, 2 пам ти, схемы 3, 4 совпадени , диоды 5, 6, конденсаторы 7, 8 и две дифференцирующие цепочки, состо щие из конденсаторов 9 и 10 и резисторов 11 и 12.
Обозначим условно ненасыщенное состо ние схемы через «1, а насыщенное - через «О.
Рассмотрим работу схемы в счетном режиме .
На вход схемы 3, 4 совпадени подаетс сери импульсов положительной пол рности, которые дифференцируютс цепочками, состо щими из конденсаторов 9, 10 и резисторов 11 и 12. Подача имлульса положительной пол рности на вход любой из схем совпадени равноценно подаче на этот в.ход сигнала «1.
При подаче сигнала «1 на второй вход схемы 4 совпадени на ее выходе будет «1, так как по первому входу этой схемы действует «О, поступающий с выхода триггера 1, следовательно, изменение состо ни триггеров
пам ти не произойдет.
В случае подачи сигнала «1 на вход схемы 3 совпадени на ее выходе получим сигнал «О, так как на обоих ее входах будет действовать сигнал «1.
С выхода схемы 3 совпадени сигнал «О, поступа на вход триггера 1 пам ти, вызывает по вление «I на его выходе, что приведет к по влению сигнала «О на выходе
триггера 2 пам ти. Поскольку вы.ход триггера 2 соединен со входами триггера 1 и схемы 3 совпадени , то дл того, чтобы обеспечить надежность срабатывани устройства между выходом триггера 2 и входом схемы 3 совпадени включена врем задающа цепочка, состо ща из включенных последовательно диода 5 и конденсатора 7, между вы.ходом триггера 1 и входом схемы 4 совпадени включена аналогична цепочка, состо ща из диода
6 и конденсатора 8.
В то врем , когда триггер 2 уже находитс в состо нии «О, на одном из входов схемы 3 совпадени поддерживаетс еще состо ние «1 за счет разр да конденсатора 7 через обратное сопротивление диода 5, а на входе схемы 4 совпадени поддерживаетс состо ние «О за счет задержки по влени состо ни «I, создаваемой зар дом конденсатора 8 через диод 6. Таким образом, врем задающие цепи создают необходимые услови дл работы нересчетного устройства.
Выбира посто нную времени разр да врем задающей цепи, можно получить различный коэффициент делени , отличный от двух, что существенно упрощает счетные устройства , и сокращает примен емое оборудование. При получении различного коэффициента пересчета необходимо выбирать врем задающую цепочку такой, чтобы величина посто нной времени разр да последней была не менее
произведени прин того коэффициента пересчета на период следовани счетных имнуль,сов .
Применение описанной схемы дает возможность получить пересчетное устройство, пригодное дл построени счетных декад, бинарных и кольцевых счетчиков.
Предмет изобретени
Пересчетное устройство, содержащее триггер пам ти и две схемы совпадени , выполненные на элементах «И - «НЕ, отличающеес тем, что, с целью упрощени изменени коэффициента пересчета, оно содержит два диода и конденсаторы, причем выходы триггера пам ти подключены через диоды к соответствующим входам схем совпадени и к одной обкладке конденсаторов, друга обкладка которых соединена с общей шиной.
10
ё}(оЗ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1774192A SU456367A1 (ru) | 1972-04-19 | 1972-04-19 | Пересчетное устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1774192A SU456367A1 (ru) | 1972-04-19 | 1972-04-19 | Пересчетное устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU456367A1 true SU456367A1 (ru) | 1975-01-05 |
Family
ID=20511063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1774192A SU456367A1 (ru) | 1972-04-19 | 1972-04-19 | Пересчетное устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU456367A1 (ru) |
-
1972
- 1972-04-19 SU SU1774192A patent/SU456367A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU456367A1 (ru) | Пересчетное устройство | |
SU425337A1 (ru) | Устройство для выделения одиночного импульсам\ | |
SU410555A1 (ru) | ||
SU400015A1 (ru) | Формирователь одиночных импульсов | |
SU373890A1 (ru) | Всесоюзная i | |
SU392502A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ РАБОТОСПОСОБНОСТИ СЧЕТНОЙ СХЕМЫ | |
SU455457A1 (ru) | Генератор импульсов | |
SU418968A1 (ru) | Импульсное устройство | |
SU362474A1 (ru) | Устройство управления коммутатором | |
SU430372A1 (ru) | Устройство формирования временной последовательности импульсов | |
SU449438A1 (ru) | Преобразователь кода числа в код обратной величины | |
SU422090A1 (ru) | Селектор импульсной последовательности | |
SU424320A1 (ru) | Двухканальное устройство разделения совпадающих во времени импульсов | |
SU1051727A1 (ru) | Устройство дл контрол работоспособности счетчика | |
SU458101A1 (ru) | Дес тичный счетчик | |
SU428385A1 (ru) | ||
SU790349A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU370715A1 (ru) | Устройство для получения разностной частоты двух импульсных последовательностей | |
SU417896A1 (ru) | ||
SU451203A2 (ru) | Двухтактный двоичный счетчик | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU422097A1 (ru) | Устройство для измерения временных интервалов | |
SU799120A1 (ru) | Устройство задержки и формировани иМпульСОВ | |
SU456357A1 (ru) | Устройство дл формировани серии импульсов | |
SU440677A1 (ru) | Аналого-цифровой квадратор амплитуды одиночных импульсов |