SU455501A1 - Interference-Coding Device - Google Patents
Interference-Coding DeviceInfo
- Publication number
- SU455501A1 SU455501A1 SU1911068A SU1911068A SU455501A1 SU 455501 A1 SU455501 A1 SU 455501A1 SU 1911068 A SU1911068 A SU 1911068A SU 1911068 A SU1911068 A SU 1911068A SU 455501 A1 SU455501 A1 SU 455501A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- decoder
- register
- code
- voltage
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
1one
Изобретение относитс к телеграфной св зи.This invention relates to telegraph communication.
Известно устройство помехоустойчивого кодировани , использующее многонозиционное кодирование двоичной информации, содержащее регистр исходного кода и генераторы элементарных посылок.A device for error-correcting coding is known, which uses multi-position coding of binary information, containing a source code register and elementary parcel generators.
Цель изобретени - повышение достоверности передачи.The purpose of the invention is to increase the reliability of transmission.
Это достигаетс тем, что в предлагаемом устройстве кажда пара соседних триггеров регистра исходного кода соединена с входом дешифратора, а выходы всех дешифраторов через схемы «И, управл емые распределителем , подключены к переключающим узлам , к вторым входам которых подключены соответствующие генераторы элементарных посылок, а объединенные выходы переключающих узлов вл ютс выходом устройства.This is achieved by the fact that in the proposed device each pair of neighboring triggers of the source code register is connected to the input of the decoder, and the outputs of all the decoders are connected to the switching nodes through the "And" controlled by the distributor circuits, and the combined generators are connected to the second inputs. the outputs of the switching nodes are the output of the device.
На фиг. 1 приведена функциональна схема предлагаемого устройства; на фиг. 2-временна диаграмма его работы.FIG. 1 shows a functional diagram of the proposed device; in fig. 2-time diagram of his work.
Регистр 1 исходного кода состоит из статических триггеров 2i, 22, ..., 2„ . Число триггеров п зависит от длины двоичного кода. Нагрузкой триггеров 2i, 22,..., 2„ служат дешифраторы 3 (Зь 32,..., 3„ ). Количество дешифраторов равно количеству триггеров регистра 1. Каждый дешифратор 3|, За,..., 3„ имеет четыре выхода d, d, d, и d.Register 1 of the source code consists of static triggers 2i, 22, ..., 2 „. The number of triggers n depends on the length of the binary code. The load of the flip-flops 2i, 22, ..., 2 "are decoders 3 (32, ..., 3"). The number of decoders is equal to the number of register triggers 1. Each decoder 3 |, Over, ..., 3 „has four outputs d, d, d, and d.
Выходы дешифраторов подключены к логическим схемам «И 4. К вторым входам этих схем «И подключены чейки распределител 5. Распределитель 5 имеет вход b дл тактовых импульсов и содержит п чеек 5, 52,-..,5,; . Кажда чейка 5, распределител подключена сразу же к четырем логическим схемам «И i-ro дешифратора 3, (где 1 i п).The outputs of the decoders are connected to the logic circuits "AND 4. To the second inputs of these circuits" And the distributor cells 5 are connected. The distributor 5 has an input b for clock pulses and contains 5, 52, - .., 5, cells; . Each cell 5, the distributor is connected immediately to the four logic circuits "And i-ro decoder 3, (where 1 i p).
Выходы всех дешифраторов через логические схемы «И объединены и подключены к переключающим узлам 6. Импульсы нреобразованного кода формируютс с помощью генераторов 7 элементарных посылок. Дл эгого используютс четыре генератора, которые имеют напр жени С/ь И, U и U.The outputs of all decoders through the logic circuit "And are combined and connected to the switching nodes 6. The pulses of the transformed code are formed using the generators 7 elementary parcels. Four oscillators are used for this, which have voltage And /, U, and U.
Эти напр жени через переключающиеThese voltages are through switching
узлы 6 подаютс в линию 8. Кодова комбинаци строитс следующим образом: единицы могут принимать положительные значени напр жений f/i и U, причем . Нули принимают отрицательные значени напр жений /3 и U (где /4| j С/з|). По абсолютной величине |t/i| | (7з| и 1С/2| и.nodes 6 are supplied in line 8. The code combination is constructed as follows: units can take positive values of the voltages f / i and U, and. The zeros take on negative stresses / 3 and U (where / 4 | j C / s |). In absolute value | t / i | | (7z | and 1C / 2 | and.
Значение Ui присваиваетс единице в том случае, когда за ней следует оп ть единица. Последней единице, следующей подр д в кодовей комбинации, т. е. единице, за которойThe value Ui is assigned to a unit when it is followed again by a unit. The last unit, the next one in the code combination, i.e., the unit for which
следует нулева посылка, присваивают значение Uz- Точно так же присваиваютс значени напр жений и нулевым посылкам. В кодовой комбинации нулевой посылке присваивают значение U в том случае, когда за ней следует оп ть нулева , а нулевой посылке, за которой идет единица, присваивают значение напр жений t/4 (фит. 2, а и б). the null parcel follows, assigns the value of Uz. Similarly, the values of the voltages and the null parcels are assigned. In a code combination, a zero parcel is assigned a value of U in the case when it is followed again by a null, and a null parcel, followed by a one, is assigned a value of voltages t / 4 (fit. 2, a and b).
Устройство работает следующим образом.The device works as follows.
Исходный код записываетс в регистр 1. Кодовые импульсы запоминаютс триггерами 2ь 22,..., 2 . Дешифратор 3i подключен .к выходам триггеров 2i и 22, дешифратор За- к триггерам 22 и 2з и т. д. Последний дешифратор 2„ подключен к триггерам 2„ и 2i.The source code is written to register 1. The code pulses are memorized by flip-flops 22, ..., 2. The decoder 3i is connected to the outputs of the flip-flops 2i and 22, the decoder is connected to the flip-flops 22 and 2z, etc. The last decoder is 2 "connected to the flip-flops 2" and 2i.
На одном из четырех выходов d, d, rfa или d .каждого дешифратора устанавливаетс напр жение. На каком из этих четырех выходов будет напр жение, за.висит от состо ни триггеров, к которым подключен данный дешифратор. После записи кода в регистр 1 подают такговые и.мпульсы на вход b распределител 5. После первого же импульса из чейки 5i распределите.. 5 подаетс напр жение на четыре схемы «PI, к которым подключены выходы первого дешифратора 3.A voltage is set at one of the four outputs d, d, rfa, or d of each decoder. On which of these four outputs there will be a voltage, depends on the state of the triggers to which this decoder is connected. After writing the code, register 1 is applied to register 1 and pulses to the input b of the distributor 5. After the first pulse from cell 5i, distribute .. 5 the voltage is applied to four PI circuits to which the outputs of the first decoder 3 are connected.
На выходе одной схемы .Р1 по вл етс напр жение, которое управл ет одним из четырех переключаюш,их узлов 6. Последний выдает в линию 8 напр жение от соотистствуюшего генератора 7. После второго тактового импульса на входе b распределител 5 напр жение с выхода чейки 5 снимаетс нAt the output of one circuit .P1, a voltage appears that controls one of the four switches, their nodes 6. The latter outputs voltage 8 from the corresponding generator 7 to the line 8. After the second clock pulse at the input b of the distributor 5, the voltage from the output cell 5 removed
по вл етс -на выходе чейки 52. Это напр жение приложено к четырем схемам «И, к которым подключены выходы второго дешифратора 32.the output of cell 52 appears. This voltage is applied to the four AND circuits to which the outputs of the second decoder 32 are connected.
На выходе одной из этих четырех схем «И по вл етс напр жение. Оно приложено также к одному из четырех переключающих узлов 6. С помощью этого узла в линию 8 подаетс напр жение от соответствующегоAt the output of one of these four circuits, the voltage appears. It is also applied to one of the four switching nodes 6. With this node, the voltage from the corresponding
генератора 7 и т. д. до тех пор, пока не будет передан в линию весь код. На фиг. 2, а показан обычный двоичный код, который записываетс в регистр 1, а на фиг. 2, б-двоичный код с четырьм уровн ми, который получаетс в линии 8.generator 7, etc., until all code has been transmitted to the line. FIG. 2, and a conventional binary code is shown, which is written to register 1, and FIG. 2, b-binary code with four levels, which is obtained in line 8.
Предмет изобретени Subject invention
Устройство помехоустойчивого кодировани , использующее многопозиционное кодирование двоичной информации, содержащее регистр исходного кода и генераторы элементарных посылок, отличающеес тем, что, сAn error-correcting coding device using multi-position coding of binary information, containing a source code register and elementary parcel generators, characterized in that
целью повышени достоверности передачи, калада пара соседних триггеров регистра исходного .кода соединена с входом дешифратора , а выходы всех дешифраторов через схе .мы «И, управл емые распределителем, подкл:очепы к переключающим узлам, к вторым входам которых подключены соответствующие ге ;ераторы элементарных посылок, а объединенные выходы переключающих узлов вл ютс выходом устройства.In order to increase the reliability of the transmission, each pair of neighboring triggers of the source code register is connected to the decoder input, and the outputs of all decoders are controlled by the distributor, connected to the switching nodes, the second inputs of which are connected to the corresponding headers parcels, and the combined outputs of the switching nodes are the output of the device.
i-f J;r ;-r- (7} i-f J; r; -r- (7}
,лl
UfUf
..
xx
pQpQ
A U A u
KJKj
.1 .one
c d2 dj dif. dic d2 dj dif. di
4 four
aa
0-1и0-1i
mm
ss
-a-a
VV
I -г4аI-4a
-I I -I I
Sr, ISr, I
I. I.
didi
.J.J
Фиг 1Fig 1
И I I О IО О I / i О I I O IO O I / i O
I 1 I I I 1 I I
I I I I II I I I I
Фиг. 2FIG. 2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1911068A SU455501A1 (en) | 1973-04-25 | 1973-04-25 | Interference-Coding Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1911068A SU455501A1 (en) | 1973-04-25 | 1973-04-25 | Interference-Coding Device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU455501A1 true SU455501A1 (en) | 1974-12-30 |
Family
ID=20550497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1911068A SU455501A1 (en) | 1973-04-25 | 1973-04-25 | Interference-Coding Device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU455501A1 (en) |
-
1973
- 1973-04-25 SU SU1911068A patent/SU455501A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4542301A (en) | Clock pulse generating circuit | |
US3848200A (en) | Assembly comprising a quartz oscillator delivering two-phase periodic signals and a divider for the frequency of said signals | |
SU455501A1 (en) | Interference-Coding Device | |
GB812619A (en) | Improvements in or relating to electrical circuits employing ferroelectric condensers | |
US3781570A (en) | Storage circuit using multiple condition storage elements | |
US4321548A (en) | Frequency-voltage and voltage-frequency converters | |
US3012235A (en) | Switching matrix employing transistors | |
US4139840A (en) | Ladderless D/A converter | |
US3518627A (en) | Coupling system for elemental panel array | |
SU1597972A1 (en) | Device for automatic monitoring electrolyticylly coupled storage batteries | |
US3764919A (en) | An n-ary of flip-flop cells interconnected by rows of logic gates | |
SU1126953A1 (en) | Control device | |
SU428385A1 (en) | ||
SU445077A1 (en) | Three-way push-pull shift register | |
SU410423A1 (en) | ||
SU385275A1 (en) | DEVICE FOR FORMING CONSTANTS IN DIGITAL COMPUTER MACHINES | |
SU763889A1 (en) | Device for selecting maximum of n numbers | |
SU416865A1 (en) | ||
SU389625A1 (en) | DEVICE FOR THE FORMATION OF A TEMPORARY INTERVAL | |
SU888107A1 (en) | Number train shaping device | |
SU1087997A1 (en) | System for coding interruption request with senior priority | |
SU436346A1 (en) | DEVICE FOR TRANSFORMING THE SEQUENCE OF PULSE COMPENSATION OF THREE-LEVEL SIGNALS | |
SU1243098A1 (en) | Parallel code-to-serial code converter | |
SU447712A1 (en) | Homogeneous structure element | |
SU374732A1 (en) | DEVICE FOR OBTAINING DEPENDENT B1 FLOWS |