SU447815A1 - Устройство дл задержки - Google Patents

Description

Изобретение относитс  к импульсной технике и может быть использовано при создании генераторов импульсных последовательностей , блоков запаздывани  и синхронизации и ТвДо

Известны устройства задержки, содержащие транзисторы разного типа проводимости и диод с накоплением зар да с цеп ми смещени о

Однако в известных устройствах ограничен диапазон регулировани  задержки и врем  спада выходного сигнала существенно больше времени его нарастани .

Целью изобретени   вл етс  увеличение пределов регулировани  задержки, повышение быстродейст ВИЯ и уменьшение времени нарастани  и спада выходного сигнала.,

Дл  зтого коллекторы транзисторов п - р -п- типа проводимости соединены между собой через дио2 с накоплением зар да.

Изобретение по снано чертежами ,

На фиг,1 приведена принципиальна  электрическа  схема устройства; на фиг,2 - временные диаграммы «

Устройство задержки содержит транзистор In - р - п - типа проводимости и транзистор 2 р - р - типа проводимости, транзистор Зп - р - а - типа проводимости , диод 4 с накоплением зар да , переменный резистор 5, конденсаторы б, 7, 8,

Устройство работает следующим образом,

В исходном состо нии транзисторы I и 2 закрыты за счет соответственно отрицательного и положительного смещени  на их базах. Транзистор 3 открыт и работает в линейном режиме на границе насыщени . Происходит накопление наос овных неравновесных носителей в базе диода 4 с накоплением зар да по цепи: резистор 5 - диод 4 транзистор 3, отрицательный полюс йстонника питани  Входной сигнал отрицательной пол рности через разделительные конденсаторы б и 7 поступают на базы соответственно транзисторов i и 3, При этом транзистор 3 закрываетс , а транзистор I открываетс , на коллекторе последнего формируетс  перепад напр жени , который через разделительный конденсатор 8 поступает на базу транзистора I, открыва  его. Происходит рассасывание неосновных неравновесных носителей из базы диода 4 по цепи: резистор 9 - диод - транзистор 1, По окон чании $азы высокой обратной проводимости диода 4, длительность которой регулируетс  изменением сопротивлени  резистора 5, происходит резкое восстанйвление обратного сопротивлени  диода Ч и на коллекторе транзистора 3 выдел етс  положительный перепад напр жени , С окончанием входного сигнала схема возвращаетс  в исходное со сто ние. Таким образом, на коллекторе транзистора 3 формируетс  выходной сигнал с амплитудой, определ емой источником положительного посто нного напр жени  Ё|, задержанный на врем  длительности фазы высокой обратной проводимо сти диода 4, При этом врем  нарастани  выходного сигнала определ етс  длительностью фазы реэкого восстановлени  обратного сопротивлени  диода 4, а врем  спада сигнала - временем включени  транзистора 3. ПРЕДМЕТ ИЗОБРЕТЕНИЯ Устройство задержки, оодержаг щее транзисторы n-p-ti и р - П - Р - типов проводимоом и диод с накоплением зар да о цеп ми смещени , отличающе- вс  тем, что, с целью увелнчени  пределов регулировани  задержки , повышени  быстродействи  и уменьшени  времени нарастани  и спада выходного сигвала, коллекторы транзисторов п - Р -Птипа п роводимости соединены между собой через диод о накоплением зар да.

Фиъ. 1 f,

Фи2. 2