Устройство относитс к облас ти вычислительной техники и предназначено дл построени на его о нове специализированных ЦВМ. Известно арифметическое устройство , работающее по алгоритму Волдера. , i/i+i yi+ iXi2-;;.; XL4i Xt- li/t2 Si-n и позвол ющее вычисл ть y Hi (У СО$Л -f Xi ) 7 ,, л v гпа -и. а п } - начальные данные; lt,6; - значени крординат и угла на t -и шаге; 1 - функци , показывающа направление вращени и равна ( I) 3i (+1, если BI О, (-1 если BI (8) Г ч - (1 если yi. О, (d ь - .i; если Н о;(4) - углова посто нна , равна arc-bq 2 - коэффициент общего удлинени вектора, равный произведению коэффициентов удлинени на каждой шаге при решенмш жригономеаржчбских за дач Цель Р1зобречена расширение набора операции aps устройства ВолдерВо Это достигаетс feij ройотво дополнительно соде жм1 cpi матор 4eTBepfbifl сдвигающий регист третий четвертый ж п тый номшути блоки, два вычитател . RH. ход сумматора соединен с четвертым выходом устройства и входом четвертого сдвигающего регистра, выходы после,7днего с первой груп пой входов третьего коммутирующего o-jiOKaj выход старшего разр да четвертого одвигаюш,его регистрао первым входом сумматора Бтор.ой вход которого св зан с выходом третьего коммутирующего блока. Втора группа входов третьего ком мутирующего блока подключена соответственно к третьей группе входов ус ройства и вторым группам входов четвертого и п того комь утирующих блоков. Выход пер- Бого вычитателй соединен с вторым входом второго сумматора -Бычита-тел , первый вход первого вычита с выходом старшего разр да первого сдвигающего регистра, а второй вход первого вычитадел о выходом четвертого комиутирующе го блока, перва группа входов которого св зана соответственно с одноименными виходами первого сдвигающего регистра. Выход ;второго вычмтател подключен к второму входу первого сумматора-вы-читател , первый вход второго вычитател - к выходу отершего разр да второго сдвигающего регистра а второйвход второго вычитател - к выходу п того коммутирую1дего блОхча, перва группа входов кото рого соединена еоответственпо о одноиыенныыи выходами второго сдв гающего регистра. На чертеже показана схема арифметического устройства, где сдвигающие регистры правлнющие входыi к оммутИРУющие блокиi сумматор; выходы регистра Ij первый вычитателъ5 выходы регистра 2| второй вычйтатель |, выходы регистра 3 | управл ющие входы; коммутирующие блоки i сумматоры-вычитатели | выход Z, I выход У I сумматор-вычитатель J - вход угловой посто нной выход X I выход 9 Устройство работает по алгошхи , полученному преобразоваием алгоритма Болдера |4f-i/l- Z % i2XL .1 Xl-Xi2 f - -jlУi2- Кроме того, устройство дополительно позвол ет решать соотноени де Кр - К01,ффициент удлинени вектора Б алгоритме (6) координаты l-t-1 5 получаемые аждом шаге, соответствуют кооринатам вектора, дважды повернуого по алгоритму Волдера на ол d-l . Коэффициент удлинени вектоа на каждом шаге равен и . 1 + у -Sfi -2) 9 коэффициент общего удлинени Ki- l Bl- Jl r Если алгоритм (6) дополнить i4.| й4S l.s J вз ть равной (3) или рУНКЦйШ можно соответственно вычис ть (I) или (2). В этом случае оэффициент удлинени равен К. Дл вычислени аге 1П7 алгоMSM (6) дополн етс , -i, iZ-di ,.. , .т-Ь .. --l4i i, 4-l ecfl-u У 1, еслит ZL Выражение (IIJ позвол ет при ычислении Z умножением 1 на ksi привести Z к одному асштабу с координатами х и у. При вычислении 5Г 5//7 устойотво работает следующим образоы. 54 Zi yitXi и &(.paii-TL(:;i иоответ сгвенно в pejH;:Tpax 1 - 4/ С началом очередного шага происходит следующее По одиоуу из управл ющих входов Ь на коммутирующие блоки t,f и в из устройства управлени поступает команда, по которой коммутирующий блок б подключает к входу сумматора 9 один из сдвиговы выходов 10 регистра I так, что на вход сумматора 9 поступает 2/ 2 , Коммутирующий блок 7 подсоедин ет к входу вычитател II один из сдвиговых выходов 12 регистра 2 так, что на вход вычитател li поступает у Коммутирующий блок 8 подключает к входу Бычитател 13 один из сдвиговых выходов 14 регистра 3 так, что на вход вычитател 13 поступает )(12(По одному из управл ющих входов 15 на коммутирующие блоки 16. 17 из устройства управлени подаёт с команда, по которой коммутирующий блок 16 подсоедин ет к входу суыматора-вычитател 18 один из сдвиговых выходов 14 регистра 3 так, что на вход сунматора-вычитател 18 проходит мутирующий блок 17 подключает к входу сумматора-вычитател 19 оди из сдвиговых выходов 12 регистра 2 так, что на вход сумматорр-вычитател 19 поступает У/2-(.-3/ На второй вход сумматора 9 с выхода регистра I подаетс ц . Zt-.f , получающеес на выходе сумматора 9, записываетс в pernci I и, кроме того, черев выход 20 направл етс в устройство уоравлени , где используетс дл определени На второй вход вычитател II с выхода регистра 2 поступает gi , С выхода,вычитател II разность {УгУ12 подаетс на второй вход Суиматора-Бычитател 18, где в соответствии с Jfi суммируетс ( вычитаетс ) сХ( , поскупающим с выхода коммутирующего блока 16. Значение « лучаемое на выходе сумматора-иычитател 18, записываетс в регистр 2 и через выход 21 поступает и упчройство управлении, где Б используетс дл определени Ji , На второй вычитател 13 с выхода регистра 3 проходит Х/ . С выхода вычктател 13 разность /у- v п ) ( L i подаетс на второй вход сумматора-вычктател 195 где в соответствии с ; вычидаетс (суммируетс ) , поступающим с выхода коммутирующего блока 17. Значение Xi. получаемое на выходе суыматора-вычитател 19 записываетс в регистр 3 Дл получени значение 0i с выхода регистра 4 подаетс на вход сумнатора-Бычитател 22, на второй вход которого из запоминающего устройства по входу 23 поступает углова посто нна В соответствии с 3i в сумматоре-вычихателе Bl су;Л1Ируегс (вычитаетс ) с угловой лосго нной, равной 2di -. B{,Jri , получаема на выходе сумматора-вычитател , записываетон в регистр 4о Процесс повтор етс до выполнени заданного количества шагов. Б конце операции результаты У цVU- Ю MniVT fi4/j3jHf, Л4|«lUiJl быть выведены соответственно по лини м 20 - 25, В других режимах работа арифметического устройства аналогична работе в режиме вычислени агс5/п.| о той разницей, что 1/, получаетс , как функци знака Bl снимаемого в устройство управлени ; или как функци знас выхода с выхода 21 о на yt Ui EflMET ИЗОБРЕТЕНИЯ Арифметическое устройство, ии держащее три сууиатора-вычитател , три сдвигающих регистра, два коммутирующих блока, причем выходы первого сдвигающего регистре соединены с первой rpj/ппой одноиь енных входов первого коммутирующего блока; выход которого соединен о первым входом первого сумматоравычйТател . а выходы второго сдвп гав Щего periicipa соединены с первой одноименных входов рого ког Тирр}щего блока, выход которого соединен с первым BXLriiiia второго (лмиатора -вычитател , 1М; ход прр-ипгп п/ммагорг -вычитателп соединен с первым выходом устройства и с входом второго сдвигающего регистра, выход второго сумматора-вычитател соединен с вторым выходом устройства и с входом первого сдвигающего регистра, выход третьего сумматора-вычитател соединен с третьим выходом устро ства и входом третьего сдвигающего регистра, старший разр д которого соединен с первым входом третьего сумматора-вычитател , а второй вход третьего сумматора-вычитател соединен с первой группой входов устройства; вторые группы входов первого и второго коммутирующих блоков соединены соответственно с второй группой входов устройства, отличающеес тем, что, с целью расширени класса решаемых задач, устройство дополнительно содержит сумматор, четвертый сдвигающий регистр , третий, четвертый и п тый коммутирующие блоки, два вычитател , причем выход сумматора соединен с четвертым выходом устройств и входом четвертого сдвигающего регистра, выходы которого соединен с первой группой входов третьего коммутирующего блока, выход старшего разр да четвертого сдвигающего регистра соединен с первым входом сумматора, второй вход которого соединен с выходом третьего коммутирующего блока; втора группа входов третьего коммутирующего блока соединена соответственно с третьей группой входов ycтpoйcтiia и вторыми группами входов четвертого и п того коммутирующих блоков; выход первого вычитател соединен с вторым входом второго сумматоравычислител ; первый вход первого вычитател соединен с выходом старшего разр да первого сдвигающего регистра, а второй вход первого вычитател соединен с выходом четвертого коммутирующего блока, перва группа входов которого соединена соответственно с одноименными выходами первого сдвигающего регистра; выход второго вычитател соединен с вторым входом первого суыматоравычитател ; первый вход второго вычитател соединен с выходом старшего разр да второго сдвигающего регистра, а второй вход второго вычитател соединен с выходом п того коммутирующего блока, перва группа входов которого соединена соответственно с одноименными выходами второго сдвигающего регистра .The device relates to the field of computer technology and is intended to build on it about new specialized digital computers. Known arithmetic unit operating on the algorithm Volder. , i i i + i yi + iXi2 - ;;.; XL4i Xt-li / t2 Si-n and allowing to calculate y Hi (Y CO $ L -f Xi) 7 ,, l v gpa -i. and p} - the initial data; lt, 6; - the magnitude and angle of the t -th step; 1 is the function showing the direction of rotation and is (I) 3i (+1 if BI O, (-1 if BI (8) T h - (1 if yi. O, (d b - .i; if H o; (4) - the angular constant, equal to arc-bq 2 - total vector elongation coefficient, equal to the product of the elongation coefficients at each step when resolving problems with the Jrigonomearchbsky problem Goal P1 deconstructed extension of the aps operation set of the device VolderWo. register the third fourth well fifth block, two subtractors. RH. adder stroke is connected to the fourth output and the input of the fourth shift register, the outputs after the 7th from the first group of inputs of the third switching o-jiOKaj output of the highest bit of the fourth single, its register with the first input of the Bthorder input which is connected to the output of the third switching unit. The second group of inputs of the third the switching unit is connected respectively to the third group of inputs of the device and the second groups of inputs of the fourth and fifth volume of the utilizing blocks. The output of the first subtracter is connected to the second input of the second adder, the first input of the first subtraction with the output of the higher bit of the first shift register, and the second input of the first subtractor of the fourth commutation unit, the first group of inputs of which is associated with the same name Vihodami first shift register. The output of the second subtractor is connected to the second input of the first adder-high reader, the first input of the second subtractor is connected to the output of the second bit of the second shift register, and the second input of the second subtractor is connected to the output of the fifth block of the block, the first group of inputs of which is connected. second register register. The drawing shows a diagram of an arithmetic unit, where the register-shifting right inputs and to the commutation blocks; an adder; register outputs Ij first subtractor 5 register outputs 2 | second evaluator |, register outputs 3 | control inputs; switching units i totalizers | subtractors | output Z, I output I I adder-subtractor J - input angular constant output XI output 9 The device operates according to the algorithm of Algosh, obtained by the Bolder algorithm transformation | 4f-i / l- Z% i2XL .1 Xl-Xi2 f - -jlУi2- Except In addition, the device additionally allows solving the de Kp – K01 ratio, the vector B elongation factor, and the algorithm (6), the coordinates lt – 1 5 obtained by each step correspond to the coorinates of the vector double-turned by the Volder algorithm by ol dl. The coefficient of elongation of the vector at each step is equal to and. 1 + y -Sfi -2) 9 total elongation coefficient Ki-l Bl-Jl r If algorithm (6) is supplemented with i4. S4S l.sub.S taken to be (3) or rUNCCS can be calculated (I) or (2) respectively. In this case, the elongation coefficient is equal to K. For the calculation of the 1P7 agent, the MSM (6) complements, -i, iZ-di, .., .t-b .. --l4i i, 4-l ecfl-u У 1, if ZL Expression (IIJ allows, when calculating Z by multiplying 1 by ksi, to bring Z to the same scale with x and y coordinates. When calculating 5G 5 // 7, the stability works as follows. 54 Zi yitXi and & (. Paii-TL (:; i I replied in pejH;: Tpax 1 - 4 / With the beginning of the next step, the following occurs. From one of the control inputs b to the switching blocks t, f and a command is received from the control unit, through which the switching block b connects to the sum Matora 9, one of the shift outputs 10 of register I, so that 2/2 goes to the input of adder 9, Switching unit 7 connects to input of subtractor II one of the shift outputs 12 of register 2, so that input li of the reader, enters the switching unit 8, connects to the input of the binder 13 one of the shift outputs 14 of the register 3 so that it enters the input of the subtractor 13) (12 (one of the control inputs 15 to the switching blocks 16. 17 from the control unit sends a command through which the switching block 16 connects to the entrance of the centrifuge subtractor 18 one from the shift outputs 14 of the register 3 so that the mutator unit passes to the input of the subtractor 18 18 connects to the input of the adder-subtractor 19 one of the shift outputs 12 of the register 2 so that the input of the adder-subtractor 19 receives Y / 2 - (.- 3 / To the second input of the adder 9 from the output of the register I, c is fed. Zt-.f, resulting from the output of adder 9, is written to pernci I and, moreover, through the output 20 is sent to the device, where it is used to determine To the second input of the subtractor II from the output of the register 2 enters gi, From the output of the subtractor II the difference {UHU12 is fed to the second input of the Sweeper-Bichitel 18, where according to Jfi it is summed up (subtracted) cX (bought from the output of the switching unit 16. The value "output from the adder-read 18 is written to register 2 and through output 21 it enters and control management, where B ispo For the second subtractor 13, X / is passed from the output of register 3. The difference / y is v p from the output of 13, (L i is fed to the second input of the adder, 195, where, in accordance with; from the output of the switching unit 17. The value Xi obtained at the output of the dehumidifier 19 is written to register 3 to obtain the value 0i from the output of the register 4 is fed to the input of the Blender 22, to the second input of which from the memory device to the input 23 receives an angular constant In accordance with 3i in the adder-calculator Bl sous; L1Iruegs (subtracted) with an angular slogan equal to 2di -. B. At the end of the operation, the results of the VU-Yu MniVT fi4 / j3jHf, L4 | «lUiJl be output via the lines 20-25, respectively. In other modes, the operation of the arithmetic unit is similar to the operation in the arithmetic calculation mode 5 / p. | the difference that 1 / is obtained as a function of the sign Bl being removed to the control device; or as a function of the output from output 21o to yt Ui EflMET of the INVENTION Arithmetic unit, which holds three souwator subtractors, three shift registers, two switching blocks, with the outputs of the first shift register connected to the first rpj / pn of the single inputs of the first switching block; the output of which is connected to the first input of the first summatoricTatel. and the outputs of the second airway of the Shchego periicipa are connected to the first of the same names of the horn of the Tyrr} block, the output of which is connected to the first BXLriiiia of the second (limator-reader, 1M; the second shift register, the output of the second adder-subtractor is connected to the second output of the device and to the input of the first shift register; the output of the third adder-subtractor is connected to the third output of the device and the input of the third shift register, the highest bit of which is the first input of the third adder-subtractor, and the second input of the third adder-subtractor is connected to the first group of device inputs, the second group of inputs of the first and second switching units are connected respectively to the second group of device inputs, characterized in that, in order to expand the class of tasks The device additionally contains an adder, a fourth shift register, the third, fourth and fifth switching blocks, two subtractors, the output of the adder being connected to the fourth output of the devices and the input h the fourth shift register, the outputs of which are connected to the first group of inputs of the third switching unit, the output of the higher bit of the fourth shift register connected to the first input of the adder, the second input of which is connected to the output of the third switching unit; the second group of inputs of the third switching unit is connected respectively to the third group of inputs of the ystroy and the second groups of inputs of the fourth and fifth switching blocks; the output of the first subtractor is connected to the second input of the second totalizer; the first input of the first subtractor is connected to the output of the higher bit of the first shift register, and the second input of the first subtractor is connected to the output of the fourth switching unit, the first group of inputs of which is connected respectively to the same outputs of the first shift register; the output of the second subtractor is connected to the second input of the first syamotranslator; the first input of the second subtractor is connected to the output of the higher bit of the second shift register, and the second input of the second subtractor is connected to the output of the fifth switching unit, the first group of inputs of which is connected respectively to the same output of the second shift register.