SU442478A1 - Устройство дл определени плотности веро тностей экстремальных значений случайных процессов - Google Patents

Description

Изобретение относитс  к специализированным средствам вычислительной техники, предназначенным дл  статистического анализа случайных процессов.

Известны устройства дл  определени  экстремумОБ, содержащие слов вы,целени  экстремума, два идентичных канала, в каждый из которых входит триггер определени  типа экстремума, блоки оперативной и договременной пам ти.

Недостатками таких устройств  вл етс  сложность логической схемы определени  наличи  и типа экстремума , а также существенные затраты оборудовани  на регистрирующие счетчики, в качестве которых обычно используютс  двоичные счетчики импульсов.

Предлагаемое устройство отличаетс  от известных тем, что в нем второй выход преобразовател  аналог-код подключен в первым входам блока сравнени  и блоаа переноса

кода, второй вход которого соединен с вторым выходом блока задани  программы, а выход - с вторым входом блока оперативной пам ти, второй выход которого соединен с вторым входом блока сравнени . Выходы последнего подключены к первым

входам схем И соответственно,выходы которых подключены к первыщ входам элементов задержки и входам схемы ИЛИ, выход которой соединен с вторым входом схемы выбора адреса. При этом вторые входы элементов .задержки объединены и подключены к первому выходу блока задани  программы, третий выход которого соединен со вторыми входами схем И,третьи входы которых соединены соответственно с третьим и четвертым входами схемы выбора адреса и выходами блока выделени  экстремумов, первый и второй входы которого соединены с выходами элеiMeHTQB задержки. Это позвол ет упростить устрой . Функциональна  схема предлагаемого устройства показана, на чертеже , Устройство содержит преобразователь 7 аналог-код ; блок сравне ни  2; блок оперативной пам ти 3; схемы И 4 и 5; блок выделени  экстремума 6; схему ШШ 7; схему выбора адреса 8; блок долговременной пам ти 9; элементы задержки 10, II; блок переноса кода 12 и блок задани  программы 13 Устройство работает следукшщм образом. Анализируема  кци  подаетс  на преобразователь аналог-код I, имеющй заданное число уровней квантовани . Измеренное значение в цифровом коде поступает с преобразовател  на блок сравнени  2, гд сравниваетс  с предыдущим измеренным значением, которое записано в блоке оперативной пам ти 3, В случае неравенства двух измеренных значений на одном из выходов блока сравнени  2 в зависимости от знака производной по вл етс  сигнал, управл ющий одной из схем И 4 или В, Выходы блока выделени  экстрецу ма 6 соединены с входами схем -И таким образом, что при их стробировании сигнал на однсш из выходов схем И по вл етс  только в случае изменени  знака производной, т,е, при наличии экстремума. Тип экстремума определ етс  состо нием триггера блока выделени  экстремума 6 на данный момент времени. Сиг нал с выхода схемы И через элементы задержки 10,11 поступает на соответствуЕощий вход триггера блока выделени  экстремума 6 и измен ет его состо ние на противоположное , а через схему ИЛИ 7 поступает на схему выбора адреса 8, При поступлении сигнала с одной из схем и 4, 5 схема выбора адреса 8 вызывает из блока долговремен ной пам ти 9 числовую линейку, соответствующую цифровому коду, запи санному в оперативной пам ти 3, и состо нию триггера блока выделени  экстремумов 6, К значению, записанному в вызванной числовой ли -,..тс . нейве, добавл етс  единица; соответствуЪща  наличию определенного типа Э15стремума на данном уровне. Новое значение записьшаетс  в ту же числовую линейку. Работа всех блоков устройства синхронизируетс  блоком задани  программы 13, ПРЩЛЁТ ИЗОБРЕТЕНИЯ Устройство Д7Ш определени  плотности веро тностей экстремальных значений случайных процессов, содержащее блок переноса кода, блоки сравнени , блок выделени  экстремума , элементы задер;жки, схемы И, мсему ИЛИ, преобразователь аналог-код , первый выход которого соединен с входом блока задани  программы, первый выход которого подклкгаен к первому входу блока оперативной пам ти, первый выход которого соединен с первым входом схемы выбора адреса, выход которой соединен с блоком долговременной пам ти, отличающеес  тем, что, с целью упрощени  устройства , второй выход преобразовател  аналог-код подключен к первым входам блока сравнени  и блока переноса кода, второй вход которого соединен с вторым выходом блока задани  программы, а выход - с вторым входом блока оперативной пам -, ти, второй выход которого соединен с вторым входом блока сравнени , выходы которого подключены к первым входам схем И соответственно , выходы которых подключены к первым входам элементов задержки и входам схемы ШШ, выход которсй соединен с вторым входом схемы выбора адреса; при этом вторые входы элементов задержки объединены и подключены к первому выходу блока задани  программы, третий выход которого соединен с вторыми входами схем И, третьи входы которых соединены соответственно с третьим и четвертым входами схемы выбора адреса и выходами блока выделени  экстремумов, первый и второй входы которого соединены с выходами элементов задержки.

10

Is

11