SU437232A1 - Распределитель импульсов - Google Patents

Распределитель импульсов

Info

Publication number
SU437232A1
SU437232A1 SU1732991A SU1732991A SU437232A1 SU 437232 A1 SU437232 A1 SU 437232A1 SU 1732991 A SU1732991 A SU 1732991A SU 1732991 A SU1732991 A SU 1732991A SU 437232 A1 SU437232 A1 SU 437232A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
integrating
counter
output
pulse
Prior art date
Application number
SU1732991A
Other languages
English (en)
Inventor
Владимир Дмитриевич Мочалов
Вячеслав Федорович Гладышев
Александр Георгиевич Жучков
Константин Дмитриевич Полозов
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU1732991A priority Critical patent/SU437232A1/ru
Application granted granted Critical
Publication of SU437232A1 publication Critical patent/SU437232A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1
Изобретение относитс  к автоматике и вычислительной технике.
Известны распределители импульсов, состо щие из п идентичных каналов, каждый из которых содержит интегрирующие счетчики импульсов с тактовым и установочным входами , и генератора тактовых импульсов. Часто известные распределители используютс  дл  управлени  такими инерционными объектами , например электродвигател ми, шаговыми моторами, поточно-производственными лини ми , в которых допустим кратковременный сбой в работе распределител  с последующим восстановлением его функционировани . Однако известные распределители не позвол ют просто и экономично реализовать такую возможность. Распределители либо прекращают функционировать, либо начинают неправильно работать, например распредел ть импульсы одновременно по нескольким каналам .
Целью изобретени   вл етс  обеспечение самовосстановлени  работоспособности распределител  при воздействии дестабилизирующих факторов.
Дл  этого он дополнительно содержит п - 1 схему «запрет с логическим и запрещающим входами, причем выход интегрирующего счетчика импульсов в каждом канале, кроме первого, подключен к логическому входу схемы «запрет, выход схемы «запрет подключен к запрещающему входу схемы «запрет и установочному входу интегрирующего счетчика импульсов последующего канала , выход интегрирующего счетчика импульсов первого канала соединен с запрещающим входом схемы «запрет и установочным входом интегрирующего счетчика импульсов второго канала. При этом коэффициент пересчета интегрирующего счетчика импульсов первого канала равен п, коэффициент пересчета остальных интегрирующих счетчиков импульсов равен п-1. На чертеже изображена схема предлагаемого распределител  импульсов.
Распределитель содержит генератор 1 тактовых импульсов и п идентичных каналов, каждый из которых содержит один из интегрирующих счетчиков 2-1, 2-2, 2-3,... 2-п импульсов с тактовым и установочным входами и схему «запрет 3-1, 3-2,... 3-(п-1) (кром первого канала) с логическим и запрещаю щими входами. Генератор 1 тактовых импульсов подключен к тактовым входам интегрирующих счетчиков 2-1, 2-2, 2-3,... 2-п импульсов .
В каждом канале, кроме первого, например во втором, выход интегрирующего счетчика 2-2 импульсов подключены к логическому
входу схемы «запрет 3-1, выход которой
подключен к запрещающему входу схемы «запрет 3-2 и установочному входу интегрирующего счетчика 2-3 импульсов последующего канала, например третьего. Выход интегрирующего счетчика 2-1 импульсов первого канала соединен с установочным входом интегрирующего счетчика 2-2 импульсов и запрещающим входом схемы «запрет 3-1 второго канала. При этом коэффициент пересчета интегрирующего счетчика 2-1 импульсов первого канала равен п, а коэффициент пересчета остальных интегрирующих счетчиков 2-2, 2-3,... 2-п равен  -1.
Каждый из интегрирующих счетчиков импульсов содержит магнитно-транзисторный формирователь импульсов, состо щий из транзистора 4 и трансформатора 5; магнитный интегратор 6, собранный на сердечнике с пр моугольной петлей гистерезиса; и схему сброса, состо щую из транзистора 7.
От генератора 1 импульсы одновременно поступают на интегрирующие счетчики 2-1, 2-2,... 2-п, каждый из которых начинает их просчитывать в соответствии со своим коэффициентом пересчета. При этом на выходах распределител  импульсы по вл ютс  беспор дочно . Это будет продолжатьс  до тех пор, пока на выходе первого канала не по витс  имлульс, который принудительно установит счетчик 2-2 в начальное состо ние. При установке интегрирующего счетчика в начальное состо ние возможно по вление на его выходе импульса. Схема «запрет 3-1 преп тствует прохождению импульса от счетчика 2-2 в момент его сброса на выход второго канала . Установленный в исходное состо ние сигналом с выхода первого канала счетчик 2-2 второго канала подчин етс  ритму работы Первого канала. Поскольку его коэффициент пересчета на единицу меньше, чем коэффициент пересчета счетчика 2-1 первого канала, то на выходе счетчика 2-2, а следовательно, и на выходе второго канала сигнал по витс 
раньще на период следовани  тактовых импульсов , чем на выходе первого канала. Импульс с выхода второго канала устанавливает счетчик 2-3 третьего канала в начальное состо ние и подчин ет его своему ритму работы .
После того, как каждый канал подчинитс  ритму работы предыдущего канала, начина  с первого, распределитель импульсов начнет нормально функционировать.
Любой сбой в работе распределител  будет подобен началу его работы, т. е. процессу взаимозависимости работы каналов.
Предмет изобретени 
Распределитель импульсов, состо щий из п идентичных каналов, каждый из которых
содержит интегрирующий счетчик импульсов с тактовым и установочным входами, и генератора тактовых импульсов, отличающийс   тем, что, с целью обеспечени  са.мовосстановлени  работоспособности распределител 
импульсов при воздействии дестабилизирующих факторов, он дополнительно содержит п-1 схему «запрет с логическим и запрещающим входами, причем выход интегрирующего счетчика импульсов в каждом канале,
кроме первого, подключен к логическому входу схемы «запрет, выход схемы «запрет подключен к запрещающему входу схемы «запрет и установочному входу интегрирующего счетчика импульсов последующего канала , выход интегрирующего счетчика импульсов первого канала соединен с запрещающим входом схемы «запрет и установочным входом интегрирующего счетчика импульсов второго канала, при этом коэффициент пересчета интегрирующего счетчика импульсов первого канала равен п, коэффициент пересчета остальных интегрирующих счетчиков импульсов равен п-1.
(-N-:
1-1
Выход, f в
Г
i
1
2-2
г-ъ
.
Вымд 2
ВыходЗ
Выход Ti
SU1732991A 1972-01-03 1972-01-03 Распределитель импульсов SU437232A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1732991A SU437232A1 (ru) 1972-01-03 1972-01-03 Распределитель импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1732991A SU437232A1 (ru) 1972-01-03 1972-01-03 Распределитель импульсов

Publications (1)

Publication Number Publication Date
SU437232A1 true SU437232A1 (ru) 1974-07-25

Family

ID=20498693

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1732991A SU437232A1 (ru) 1972-01-03 1972-01-03 Распределитель импульсов

Country Status (1)

Country Link
SU (1) SU437232A1 (ru)

Similar Documents

Publication Publication Date Title
US3176208A (en) Phase locking control device
US4082069A (en) Method and apparatus to determine the timing of cyclically repetitive events, particularly ignition instant for internal combustion engines
SU437232A1 (ru) Распределитель импульсов
SU415639A1 (ru)
US4164712A (en) Continuous counting system
SU364107A1 (ru) Делитель частоты
SU493909A1 (ru) Селектор импульсов по длительности
SU779904A1 (ru) Устройство дл дискретной регулировки фазы
SU1280610A1 (ru) Устройство дл сравнени чисел
SU473272A1 (ru) Устройство дл управлени шаговым электродвигателем
SU401992A1 (ru) УСТРОЙСТВО дл УПРАВЛЕНИЯ ЭЛЕКТРОЛЮМИНЕСЦЕНТНЫМ ИНДИКАТОРОМ
SU1385283A1 (ru) Селектор последовательности импульсов
SU612384A2 (ru) Реверсивный управл емый выпр митель
SU508943A1 (ru) Устройство дл приема частотно-импульсно-модулированных сигналов
US3436527A (en) Digital counter arrangement
GB785568A (en) Improvements in or relating to frequency divider circuits
SU489087A1 (ru) Многоканальное автоматическое калибровочное устройство
SU429541A1 (ru) Устройство для выделения частотно- импульсно-модулированных сигналов на фоне импульсных помех
SU514438A1 (ru) Комбинационный дешифратор временных кодов
SU1034133A1 (ru) Формирователь импульсов запуска симистора
SU376758A1 (ru) УСТРОЙСТВО дл ПРОГРАММНОГО УПРАВЛЕНИЯ ФАЗОВЫМИ И ФАЗО-ИМПУЛЬСНЫМИ СИСТЕМАМИ
SU1659997A1 (ru) Устройство дл сравнени чисел
SU1471199A1 (ru) Устройство дл моделировани систем массового обслуживани
SU552685A1 (ru) Формирователь импульсов
SU421132A1 (ru) Делитель с переменным коэффициентомделения