SU437084A1 - Input device and output for time-pulse computing devices - Google Patents

Input device and output for time-pulse computing devices

Info

Publication number
SU437084A1
SU437084A1 SU1807413A SU1807413A SU437084A1 SU 437084 A1 SU437084 A1 SU 437084A1 SU 1807413 A SU1807413 A SU 1807413A SU 1807413 A SU1807413 A SU 1807413A SU 437084 A1 SU437084 A1 SU 437084A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
time
voltage
integrator
input
Prior art date
Application number
SU1807413A
Other languages
Russian (ru)
Inventor
Юрий Васильевич Каштанов
Александр Александрович Прозоров
Юрий Николаевич Родионов
Original Assignee
Ленинградское Конструкторское Бюро Электроавтоматики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Конструкторское Бюро Электроавтоматики filed Critical Ленинградское Конструкторское Бюро Электроавтоматики
Priority to SU1807413A priority Critical patent/SU437084A1/en
Application granted granted Critical
Publication of SU437084A1 publication Critical patent/SU437084A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Изобретение предназначено дл  линейного преобразовани  напр жени  посто нного тока во временной интервал и - временного интервала в напр жение. Оно может быть использовано во врем -импульсных вычислительных устройствах (ВИВУ).The invention is intended to linearly convert a DC voltage into a time interval and a time interval into a voltage. It can be used during time-of-pulse computing devices (TIVU).

Известно устройство, содержащее два интегратора , нуль-орган, блок сравнени , ключи, триггеры и логические элементы ИЛИ. Причем в.ходы первого и второго интеграторов через первый и второй ключи соответственно соединены с источником опорного напр жени , а вход второго интегратора через третий ключ соединен с источником входного напр жени .A device is known comprising two integrators, a null organ, a comparison unit, keys, triggers, and OR logic elements. Moreover, the first and second integrator drives through the first and second switches are respectively connected to the source of the reference voltage, and the input of the second integrator is connected to the input source via the third switch.

Однако дл  этого устройства характерна зависимость результата от нестабильности опорного временного интервала, т. е. от длительности первого такта интегрировани .However, this device is characterized by the dependence of the result on the instability of the reference time interval, i.e., on the duration of the first integration cycle.

Предложенное устройство отличаетс  тем, что дл  увеличени  его точности и упрощени  в нем входы .блока сравнени  соединены с выходом первого интегратора и источником опорного напр жени , а выход блока сравнени  соединен через первый логический элемент ИЛИ с нулевым входом первого триггера , единичный выход которого соединен с управл ющими входами первого и третьего ключей , вход пуль-органа соединен с выходом второго иитегратора, а выход нуль-органа соединен с нулевым входом второго триггера, единичный выход которого соединен с управл ющим входом второго ключа.The proposed device is characterized in that in order to increase its accuracy and simplify in it the inputs of the comparator unit are connected to the output of the first integrator and the source of the reference voltage, and the output of the comparator unit is connected through the first logical element OR to the zero input of the first trigger, whose single output is connected to the control inputs of the first and third keys, the input of the bullet-organ is connected to the output of the second and integrator, and the output of the zero-organ is connected to the zero input of the second trigger, the single output of which is connected to the control l yuschim input of the second key.

Иа фиг. 1 представлена функциональна  схема предложенного устройства; на фиг. 2 - диаграмма напр жений, где /i-4 моменты времени.FIG. 1 shows a functional diagram of the proposed device; in fig. 2 is a voltage chart, where / i-4 are time instants.

Предложенное устройство содерл ит первый и второй интеграторы 1 и 2, блок 3 сравнени , нуль-орган 4, ключи 5-8, триггеры 9-12, логические элементы ИЛИ 13-15.The proposed device contains the first and second integrators 1 and 2, block 3 comparisons, null organ 4, keys 5-8, triggers 9-12, logic elements OR 13-15.

Устройство ввода - вывода св зано с вре  -имиyльcными вычислительными устройствами (ВИВУ) посредством электрических цепей , по которым получает команды управлени  и преобразуемый временной интервал в виде коротких импульсов напр жени  выдает результат преобразовани  входного напр жени  во временной интервал в виде импульса напр жени  соответствующей длительности.The input-output device is connected with time-computing devices (TIVU) by means of electrical circuits, which receive control commands and the converted time interval in the form of short voltage pulses, which translates the result of converting the input voltage into a time interval in the form of a voltage pulse of the corresponding duration .

При таком схемном решении устройства ввода - вывода положительный эффект достигаетс  за счет того, что первый интегратор 1 и первый ключ 5 используютс  как дл  формировани  опорного временного интервала приWith such an I / O device circuit design, a positive effect is achieved due to the fact that the first integrator 1 and the first key 5 are used to form the reference time interval when

вводе информации, так и дл  преобразовани  временного интервала в напр жение при выводе ее. В результате обеспечиваетс  взаимна  компенсаци  погрешностей, обусловленных зависимостью опорного временного интервала иinput information, and to convert the time interval into a voltage when outputting it. As a result, the mutual compensation of errors due to the dependence of the reference time interval and

масштабного коэффициента первого интегратора от его параметров. Это снижает погрешность ВИВУ в целом и упрощает его, так как отпадает необходпмость раздельной компенсации опорного временного интервала и масштабного коэффициента интегратора. Работа устройства ввода - вывода состоит из двух циклов. Первый цикл - преобразование входного напр жени  /7вх во временной интервал Твх способом двухтактного (компенсационного) интегрировани  - занимает интервал времени, ограниченный моментами /i и 4 (см. фиг. 2). В этом цикле ключ 5, интегратор 1 и блок сравнени  3 формируют опорный временной интервал То, а ключи 6, 7, интегратор 2и нульорган 4 формируют времеиной и«те)р1вал ТБХДо момента /i триггеры 9-12 наход тс  в состо нии «О, ключи о-8 разомкнуты. В момент 1 начинаетс  операци  установки интеграторов 1, 2 на «О. Дл  этого из ВИВУ нодаетс  командный импульс (см. фиг. 1 и 2). Триггер 11 устанавливаетс  этим импульсом в СО-сто ние «1 и выдает сигнал установки и«теграторов 1, 2 на «О. В момент 4 из ВИВУ через логические элементы ИЛИ 14, 15 подаетс  командный импульс, переворачивающий триггер 11 в состо ние «О, при этом заканчиваетс  операци  установки интеграторов 1, 2 на «О и начинаетс  первый такт интегрировани . Одновременно триггер 9, переворачи- ЗО ва сь в состо ние «1, устанавливает ключи 5, 7 в замкнутое состо ние. Ключ б подключает вход интегратора 1 к источнику опорного на:цр жени  Но- С этого момента выходное напр жение V},(t) интегратора 1 линейно из- 35 мен етс . В момент 3 линейноизмен ющеес  напр жение по .модулю становитс  равным напр жению Но, поданному на блок сравнени  3. Последний срабатывает, выработанный им сигнал через логический элемент ИЛИ 13 переворачивает триггер 9, и ключи 5, 7 размыкаютс . Временной интервал Т - / - J о - t а - ,, AI где /Ci - масштабный коэффициент интегратора 1,  вл етс  опорным и определ ет длитель- 50 ность первого такта интегрировани . Так как в течение интервала То был замкнут ключ 7 и вход интегратора 2 был подключен к источниду входного напр жени  С/вх, в конце первого такта в момент 4 на выходе интегратора 55 2 фиксируетс  напр жение U,(t,) , где K.Z - масштабный коэффциент интеграто- 60 ра 2. В момент 4 начинаетс  второй такт интегрировани . Из ВИВУ подаетс  командный импульс, который переворачивает триггер 10 в состо ние 65 45 «1, а последний переводит ключ б в замкнутое состо ние. При этом вход и«теграто.ра 2 подключаетс  к источнику опорного напр жени  UQ, знак которого противоположен знаку t/Bx. Начина  с момента /4. напр жение на выходе интегратора 2 уменьшаетс  по линейному закону. В момент U линейпо измен ющеес  напр жение (t) проходит через нуль и срабатывает нуль-орган 4. Сигнал нуль-органа 4 переворачивает триггер 10 в состо ние «О, и ключ 6 размыкаетс . Временной интервал Твх; RY есть результат преобразовани  напр жени  f/Bx в интервал « выдаетс  с выхода триггера 10 в ВИВУ. Триггер 10 находитс  в состо .нии «1 в течение интервала времени Второй цикл - преобразование временного интервала Твых в выходное напр жение f/вых - занимает пе,риод времени, ограниченный моментами U и 4- В этом цикле ключ 5 « интегратор 1 формируют выходное напр жение. В момент /6 начинаетс  операци  установки интегратора 1 на «О. Дл  этого из ВИВУ подаетс  командный импульс (см. фиг. 1,2), переворачивающий триггер 11 в состо ние «1. В момент 7 из ВИВУ через логические элементы ИЛИ 14, 15 подаетс  командный импулЪс , переворачивающий триггеры 9, П. При этом заканчиваетс  операци  установки нул  интегратора 1, и триггер 9 переводит ключ 5 в замкнутое состо ние. В момент /8 из ВИВУ через логический элемент ИЛИ 13 подаетс  командный импульс, возвращающий триггер 9 в состо ние «О, и ключ 5 размыкаетс . Таким образом, ключ 5 нодключает вход интегратора 1 к источнику опорного напр жени  t/o на врем  В момент /8 «а выходе интегратора 1 фиксируетс  результат преобразовани  напр жени  вых - и, (4). Таким образом, в течение первого цикла входное напр жение t/вх линейно .преобразуетс  во временной интервал ТвхИнтервал Твх обрабатываетс  в В результате обработки формируетс  временной интервал Твых. св занный с Твх линейной зависимостью. Затем в течение второго цикла интервал Твых линейно преобразуетс  в выходное напр жепие 1/выхВыходное напр жение ВИВУ с предложенным устройством ввода - вывода не зависит от опорного временного интервала То и масштабного коэффициента интегратора /Ci. Командный импульс в момент t% устанавливает триггер 12 в состо ние «1, при этом открываетс  ключ 8, и напр жение {Увых подаетс  на выход устройства. С началом очередаюго цикла преобразовани  командные имнульсы ti или и возвращают триггер 15 в состо ние «О, и ключ 8 закрываетс .scale factor of the first integrator from its parameters. This reduces the error of the TLIB as a whole and simplifies it, since there is no need for separate compensation of the reference time interval and the scale factor of the integrator. The operation of an input / output device consists of two cycles. The first cycle - the conversion of the input voltage / 7vh into the time interval Tvx by the push-pull (compensatory) integration - takes the time interval bounded by the moments / i and 4 (see Fig. 2). In this cycle, key 5, integrator 1 and comparison unit 3 form the reference time interval, To, and keys 6, 7, integrator 2 and nullorgan 4, form time and t) p1vl TBHDo moment i and triggers 9-12 , keys o-8 are open. At the moment 1 the installation of the integrators 1, 2 begins on the "O. For this, a command impulse is added from the TIDV (see Figs. 1 and 2). The trigger 11 is set by this pulse to the CO-station "1" and generates a signal of the setting and "tegrators 1, 2 to" O. At time 4, a command impulse is sent from the TIRI through the logic elements OR 14, 15, turning the trigger 11 into the "O" state, this completes the installation of the integrators 1, 2 to "O" and starts the first integration cycle. At the same time, the trigger 9, turned over to the state "1, sets the keys 5, 7 to the closed state. Key b connects the input of the integrator 1 to the source of the reference to: the chips But- From this point on, the output voltage V}, (t) of the integrator 1 varies linearly 35. At time 3, the linearly varying voltage across the modulus becomes equal to the voltage But supplied to the comparison unit 3. The latter is triggered, the signal generated by it, through the logic element OR 13, flips the trigger 9, and the keys 5, 7 open. The time interval T - / - J o - t a - ,, AI where / Ci is the scale factor of the integrator 1, is the reference and determines the duration of the first integration cycle. Since during the interval That key 7 was closed and the input of the integrator 2 was connected to the input voltage source C / in, at the end of the first cycle at time 4, the voltage U, (t,), where KZ - the scale factor of integrator 2. At time 4, the second integration cycle begins. A command impulse is given from the TIBW, which reverses the trigger 10 to the state 65 45 "1, and the latter translates the key b into the closed state. At the same time, the input and tegratora 2 is connected to the source of the reference voltage UQ, the sign of which is opposite to the sign t / Bx. Starting from the moment / 4. the voltage at the output of the integrator 2 decreases linearly. At the time U, the line-varying voltage (t) passes through zero and the zero-organ 4 is triggered. The zero-organ signal 4 overturns the trigger 10 to the state "O", and the key 6 opens. Tvh time interval; RY is the result of converting the voltage f / Bx to the interval "output from trigger output 10 to WIVU. The trigger 10 is in the state "1 during the time interval. The second cycle — converting your time interval into output voltage f / output — takes ne, a time period limited by U and 4 moments. In this cycle, the key 5" integrator 1 forms the output voltage. At the moment / 6, the installation of the integrator 1 starts at "O." For this, a command impulse is sent from the TIDB (see Fig. 1.2), which flips the trigger 11 into the state "1. At time 7, a command impulse is sent out from the TIDV through the logic elements OR 14, 15, which flips the triggers 9, P. This completes the installation operation of the zero of the integrator 1, and the trigger 9 puts the key 5 into the closed state. At time / 8, from the TLIB, a command pulse is sent through the logical element OR 13, returning the trigger 9 to the "O" state, and the key 5 is opened. Thus, the key 5 connects the input of the integrator 1 to the source of the reference voltage t / o for a time At the time / 8 "and the output of the integrator 1 is recorded the result of the voltage conversion voltage - and (4). Thus, during the first cycle, the input voltage t / in is linearly transformed into a time interval. TxHInterval Tvx is processed in. As a result of processing, a time interval of Tvyh is formed. associated with Tvx linear dependence. Then, during the second cycle, Thyx interval is linearly converted to output voltage 1 / output. The output voltage of TIDV with the proposed input / output device does not depend on the reference time interval To and the integrator scale factor / Ci. The command pulse at time t% sets the trigger 12 to the state "1, the key 8 is opened, and the voltage {Uvih is fed to the output of the device. With the start of the conversion cycle, the command impulses ti or and return the trigger 15 to the state "O", and the key 8 is closed.

Предмет изобретени Subject invention

Устройство ввода и вывода информации дл  врем -имнульоных вычислительных устройств , содержащее два интегратора, нуль-орган , блок сравнени , ключи, триггеры и логические элементы ИЛИ, лричем входы нервого и второго интеграторов через нервый и второй ключи соответственно соединены с источником опориого нанр жени , а вход второго интегра6An input and output device for time-simulator computing devices containing two integrators, a null organ, a comparison unit, keys, triggers, and OR logic elements, respectively, connects the nerve and second integrator inputs through the nerve and second keys, and the input is the second integra6

тора через третий ключ соединен с источником входного напр жени , отличающеес  тем, что, с целью увеличени  точности и унрощени  устройства, в нем входы блока сравнени  соединены с выходом первого интегратора и источником опорного «апр жени , а выход блока сравнени  соединен через первый логический элемент ИЛИ с нулевым входом первого триггера, единичный выход которого соединен с управл ющими входами первого и третьего ключей; вход нуль-органа соединен с выходом второго интегратора, а выход «ульоргана соединен с нулевым входом второго триггера, единичный выход которого соединен с управл ющи.м входом второго ключа.The torus is connected via a third key to an input voltage source, characterized in that, in order to increase the accuracy and device flattening, in it the inputs of the reference unit are connected to the output of the first integrator and the source of the reference AP, and the output of the comparison unit is connected via the first logic element OR with zero input of the first trigger, the unit output of which is connected to the control inputs of the first and third keys; the input of the zero-organ is connected to the output of the second integrator, and the output of the ulorgan is connected to the zero input of the second trigger, the single output of which is connected to the controlling and input of the second key.

tuitui

«э"Uh

SU1807413A 1972-07-06 1972-07-06 Input device and output for time-pulse computing devices SU437084A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1807413A SU437084A1 (en) 1972-07-06 1972-07-06 Input device and output for time-pulse computing devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1807413A SU437084A1 (en) 1972-07-06 1972-07-06 Input device and output for time-pulse computing devices

Publications (1)

Publication Number Publication Date
SU437084A1 true SU437084A1 (en) 1974-07-25

Family

ID=20520978

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1807413A SU437084A1 (en) 1972-07-06 1972-07-06 Input device and output for time-pulse computing devices

Country Status (1)

Country Link
SU (1) SU437084A1 (en)

Similar Documents

Publication Publication Date Title
SU437084A1 (en) Input device and output for time-pulse computing devices
US3170153A (en) Analog-to-digital converter
SU442489A1 (en) Functional DC / DC converter to oscillation period with memory
GB1347776A (en) Pulse charge to voltage converter
SU149630A1 (en) The method of determining the length of the vector in three coordinates
SU533944A1 (en) Analog / Digital Duplicator
SU411613A1 (en)
SU452919A1 (en) Converter of the width-modulated signal modulated in amplitude
SU530438A1 (en) Infra-low frequency digital generator
SU1553990A1 (en) Functional generator
SU434593A1 (en) FOLLOWING INTEGRATING ANALOG-DIGITAL CONVERTER
SU900443A1 (en) Analogue-digital converter
SU1157549A1 (en) Square-law function generator
SU394830A1 (en) PHASE CONVERTER — TIME INTERVAL
SU536599A1 (en) Pulse number dividing device
SU1094035A1 (en) Device for extracting root
SU380244A1 (en) Converter for converting parameters of complicated electric circuits into time interval
SU432525A1 (en) TIME-PULSE MULTI-PURPOSE DEVICE
SU436362A1 (en) DEVICE FOR MULTIPLICATION AND STRESS VOLUME
SU428542A1 (en) DELAY DEVICE
SU372675A1 (en) PULSE GENERATOR
SU430494A1 (en) CONTROLLABLE POWER VOLTAGE GENERATOR
SU525120A1 (en) Square root extractor
SU738157A1 (en) Voltage-to-code converter
SU552620A1 (en) Root extraction device