SU430516A1 - DEVICE CONTROL BREAK OF COMMUNICATIONS - Google Patents
DEVICE CONTROL BREAK OF COMMUNICATIONSInfo
- Publication number
- SU430516A1 SU430516A1 SU1743865A SU1743865A SU430516A1 SU 430516 A1 SU430516 A1 SU 430516A1 SU 1743865 A SU1743865 A SU 1743865A SU 1743865 A SU1743865 A SU 1743865A SU 430516 A1 SU430516 A1 SU 430516A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- circuit
- input
- discrete
- Prior art date
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
1one
Изобретение касаетс передачи дискретной информации по коммутируемым соединительным лини м.This invention relates to the transmission of discrete information over switched connection lines.
Известны устройства контрол перерывов св зи, анализирующие уровень передаваемой частоты или огибающую несущей, которые содержат интеграторы, счетчики, схемы дискретизации но времени и выходные схемы.Interruption monitoring devices are known that analyze the level of the transmitted frequency or the carrier envelope, which contain integrators, counters, sampling schemes of time and output circuits.
Однако при передаче случайных нсследовагельностей дискретных сигналов с пассивной паузой (например, псевдотроичных сигналов) эти устройства имеют малое быстродействие и низкую надежность в работе.However, when transmitting random discrete signals with a passive pause (for example, pseudo-termination signals), these devices have low speed and low reliability in operation.
Описываемое устройство отличаетс от известных тем, что в нем между схемой дискретизации по времени и выходной схемой включен дискретный селектор перерывов, который обнаруживает отсутствие прин тых сигналов и управл ет выходной схемой и счетчиком. Выход дискретного селектора св зан с входом сброса счетчика и входом установки выходной триггерной схемы, что позвол ет обнаруживать перерывы заданной длительности непосредственно после их по влени , а следовательно повысить быстродействие контрол .The described device differs from the known ones in that a discrete interrupt selector is switched on between the time sampling circuit and the output circuit, which detects the absence of received signals and controls the output circuit and the counter. The output of the discrete selector is connected to the reset input of the counter and the installation input of the output trigger circuit, which makes it possible to detect interruptions of a given duration immediately after their occurrence and, consequently, to increase the control performance.
Повышение надежности определени перерыва при воздействии помех осуществл етс за счет подключени входа сброса дискретного селектора к п-ому делителю счетчика, поскольку возникновение ошибок не приводит кImproving the reliability of determining the interruption under the influence of interference is accomplished by connecting the reset input of the discrete selector to the nth counter divider, since the occurrence of errors does not lead to
переключению счетчика и выходной триггерной схемы.switching of the counter and the output trigger scheme.
На чертеже приведена блок-схема описываемого устройства.The drawing shows the block diagram of the described device.
Устройство содержит приемник 1 псевдотроичных сигналов. Приемник включает входной усилитель 2, детектор 3, схему 4 дискретной автоматической подстройки фазы (ДАПФ) тактовой частоты, генератор опорной частотыThe device contains a receiver 1 pseudo-tertiary signals. The receiver includes an input amplifier 2, a detector 3, a circuit 4 discrete automatic phase adjustment (DAPF) clock frequency, a reference frequency generator
5, регенератор 6. Устройство содержит также схему 7 дискретизации по времени, дискретный селектор 8, выполненный в виде счетчика последовательного действи со сбросом, счетчик 9 импульсов, определ ющий количество5, a regenerator 6. The device also contains a time sampling circuit 7, a discrete selector 8, made in the form of a sequential counter with reset, a pulse counter 9, which determines the number
периодов опорной частоты дл заданной длительности перерыва, выходную триггерную схему 10, фиксирующую наличие и отсутствие перерыва. На вход приемника 1 поступают носледовательно псевдотроичные сигналы. После прохождени через входной усилитель 2, детектор 3 и регенератор 6 импульсные сигналы в виде триггерных посылок поступают на вход схемы дискретизации по времени и на выходperiods of the reference frequency for a given duration of the break, the output trigger circuit 10, fixing the presence and absence of a break. To the input of the receiver 1 are received successively pseudotrochny signals. After passing through the input amplifier 2, the detector 3 and the regenerator 6, the pulse signals in the form of trigger packets arrive at the input of the sampling circuit by time and output
приемника. На другой вход схемы 7 поступает тактова частота со схемы 4 ДАПФ. Двоичные посылки с выхода схемы 7 поступают на счетный вход дискретного селектора 8. При наличии сигнала на выходе селектора 8 наreceiver. At the other input of the circuit 7 receives the clock frequency from the circuit 4 DAPP. Binary parcels from the output of the circuit 7 are fed to the counting input of the discrete selector 8. If there is a signal at the output of the selector 8 on
вход сброса счетчика 9 и выходную схему 10input reset counter 9 and output circuit 10
подаетс сигнал установки в «О. При возникновении перерыва на вход дискретного селектора 8 двоичные посылки не поступают, и сигналы установки «О на счетчик 9 и схему 10 не подаютс . После заполнени счетчика импульсов с т-го выхода на триггерную схему 10 подаетс сигнал установки «1, что указывает на по вление перерыва св зи. При поступлении на вход селектора 8 импульсов номех , действующих во врем перерыва св зи, сигналы с п-го делител счетчика 9 периодически устанавливают дискретный селектор в ноложение «О, что исключает возможность неправильного определени длительности перерыва .The installation signal is sent to "O. When a break occurs at the input of the discrete selector 8, binary parcels are not received, and the installation signals "O to counter 9 and circuit 10 are not sent. After filling the pulse counter from the t-th output to the trigger circuit 10, the setting signal "1" is given, which indicates the appearance of a communication interruption. When the inputs of the selector 8 pulses are received, acting during a communication break, the signals from the n-th splitter of the counter 9 periodically set the discrete selector to position “O”, which eliminates the possibility of incorrectly determining the duration of the break.
Предмет изобретени Subject invention
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1743865A SU430516A1 (en) | 1972-02-01 | 1972-02-01 | DEVICE CONTROL BREAK OF COMMUNICATIONS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1743865A SU430516A1 (en) | 1972-02-01 | 1972-02-01 | DEVICE CONTROL BREAK OF COMMUNICATIONS |
Publications (1)
Publication Number | Publication Date |
---|---|
SU430516A1 true SU430516A1 (en) | 1974-05-30 |
Family
ID=20501952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1743865A SU430516A1 (en) | 1972-02-01 | 1972-02-01 | DEVICE CONTROL BREAK OF COMMUNICATIONS |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU430516A1 (en) |
-
1972
- 1972-02-01 SU SU1743865A patent/SU430516A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU430516A1 (en) | DEVICE CONTROL BREAK OF COMMUNICATIONS | |
US2418134A (en) | Synchronizing system | |
US3022375A (en) | Synchronizing start-stop digital transmission system | |
US3299216A (en) | Signal evaluation circuits | |
US4263672A (en) | Apparatus for synchronization on the basis of a received digital signal | |
SU641671A1 (en) | Start-stop telegraphy signals receiver regenerator | |
GB916918A (en) | Improvements in or relating to telegraph systems | |
SU461437A1 (en) | Device for asynchronous compaction of communication channels using time division | |
SU1628215A1 (en) | Data transceiver | |
SU497617A1 (en) | Device for transmitting discrete information | |
SU869074A1 (en) | Clock synchronization device | |
SU560349A1 (en) | Sync device | |
SU1059691A1 (en) | Device for measuring telegraphy rate | |
SU650089A1 (en) | Apparatus for transmitting and receving frequency information | |
SU1054920A1 (en) | Device for automatic registering of telegraph messages | |
SU658765A1 (en) | Cyclic phasing arrangement | |
SU372712A1 (en) | VSVS-OYUYAN | |
RU1807426C (en) | Method of determination of distance to point of fault in power line and device for its implementation | |
SU1479936A1 (en) | Method and adapter for detecting collisions in digital communication line | |
SU758125A1 (en) | Device for interfacing computer with discrete sensors | |
SU1059694A1 (en) | Device for demodulation of phase-shift keyed signals | |
SU570212A1 (en) | Device for phase starter for diserete information receiver | |
SU381175A1 (en) | RECEPTION DEVICE OF CYCLIC SYNCHRONIZATION | |
SU1483477A1 (en) | Device for reception of pulse-time code trains | |
SU1499456A1 (en) | Clocking device |