SU422116A1 - - Google Patents

Info

Publication number
SU422116A1
SU422116A1 SU1754468A SU1754468A SU422116A1 SU 422116 A1 SU422116 A1 SU 422116A1 SU 1754468 A SU1754468 A SU 1754468A SU 1754468 A SU1754468 A SU 1754468A SU 422116 A1 SU422116 A1 SU 422116A1
Authority
SU
USSR - Soviet Union
Prior art keywords
synchronization
counter
register
packages
error counter
Prior art date
Application number
SU1754468A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1754468A priority Critical patent/SU422116A1/ru
Application granted granted Critical
Publication of SU422116A1 publication Critical patent/SU422116A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

1one

Изобретение относитс  к области телеграфной св зи.The invention relates to the field of telegraph communication.

Известны устройства синхронизации цикловых распределителей, имеющие либо недостаточиую защиту от случайного приема сигнала фазированн , либо большую веро тность неприема этого сигнала.Cycling distributors synchronization devices are known that have either insufficient protection against accidental reception of a phased signal, or a high probability of not receiving this signal.

Цель изобретени  - уменьшение веро тности неприема посылки синхронизации.The purpose of the invention is to reduce the likelihood of not receiving synchronization.

Это достигаетс  введением в предлагаемое устройство счетчика числа совпадений позиций прин той и автономно генерируемой посылки синхронизации, подключенного к стирающим входам донолнительно введенной линии задержки, а также выполнением счетчика ошибок с переменным коэффициентом счета.This is achieved by introducing into the proposed device a counter of the number of coincidences of positions of the received and autonomously generated synchronization parcel connected to the erase inputs of the finally entered delay line, as well as the execution of the error counter with a variable counting coefficient.

На фиг. 1 приведена блок-схема нредлагаемого устройства; на фиг. 2 - временна  диаграмма передачи информации и посылок синхронизации.FIG. 1 is a block diagram of the proposed device; in fig. 2 - timing diagram of information transfer and synchronization packages.

Устройство сиихронизации цикловЕ 1х распределителей содержит регистр / накопленн , длина которого равна числу символов в синхронизирующей последовательности п, рекуррентный регистр 2 сдвига, служащий дл  генерировани  посылок синхронизации (ПС), ключи 3 н 4, сумматор 5 по модулю два, счетчик 6 ошибок с переменным коэффициентом счета, цикловой распределитель 7, ключ 8, The synchronization device for cyclists 1x distributors contains a register / accumulated, the length of which is equal to the number of characters in the synchronization sequence p, a recurrent shift register 2 used to generate synchronization packages (PS), keys 3 and 4, modulator 5 two, counter 6 errors with variables counting factor, cyclic distributor 7, key 8,

счетчик 9 числа совпадений позиций иосылки синхронизации, линию задержки W.counter 9 of the number of coincidence of positions and the synchronization sending, the delay line W.

В иитервале между посылками синхронизации Т-п-2А (фиг. 2) счетчик 6 ошибок имеет иекоторый минимальиый коэффициент счета . Унравл ющий вход счетчика ошибок соединен с цикловым распределителем 7 аппаратуры . Сигналы с цнклового раснределител  в интервале, равном сумме длительиости иосылки сиихронизацин и возможной величины цикловой рассиихронизацин п + 2А (фиг. 2), перевод т счетчик ошибок в состо ние, в котором он имеет максимальный коэффициент счета. При первоначальном установлении св зи, после включеии  аппаратуры, счетчик 6 также находнтс  в состо нии, в котором он имеет максимальный коэффициент счета. Это состо ние сохран етс  до выделени  иосылки сиихронизации, что обеспечивает более надежный прием ее при начальном вхои дении в св зь.In the interval between the synchronization packages Tn-2A (Fig. 2), the error counter 6 has some minimum counting coefficient. The control input of the error counter is connected to the cyclic distributor 7 of the apparatus. The signals from the digital distributor in the interval equal to the sum of the duration and sending of synchronycin and the possible value of the cycle dissichronization of n + 2A (Fig. 2) transfer the error counter to the state in which it has the maximum counting factor. When initially establishing communication, after switching on the equipment, counter 6 is also in the state in which it has the maximum counting factor. This state is preserved until the release and synchronization of the synchronization, which ensures its more reliable reception at the initial entry into communication.

При увеличении допустимого числа ошибок в ПС возможно ее ложное выделение и, следовательно , нарушение синхронизма. Дл  уменьшени  веро тиости лоЛСного выделени  посылок синхроиизации выход сумматора 5 по модулю два, обеспечивающего сравнение анализируемой информации, хран щейс  в регистре /, с носылкой ПС, генерируемой регистром 2, подключен через ключ 8 к входу счетWith an increase in the allowable number of errors in the PS, its false selection and, consequently, synchronicity may occur. In order to reduce the probability of loing the allocation of synchronization packages, the output of modulo 2 adder 5, which provides a comparison of the analyzed information stored in register /, with the TS generated by register 2, is connected via the key 8 to the input

SU1754468A 1972-03-03 1972-03-03 SU422116A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1754468A SU422116A1 (en) 1972-03-03 1972-03-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1754468A SU422116A1 (en) 1972-03-03 1972-03-03

Publications (1)

Publication Number Publication Date
SU422116A1 true SU422116A1 (en) 1974-03-30

Family

ID=20505083

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1754468A SU422116A1 (en) 1972-03-03 1972-03-03

Country Status (1)

Country Link
SU (1) SU422116A1 (en)

Similar Documents

Publication Publication Date Title
GB1163981A (en) Improvements in or relating to Time Division Communication Systems
SU422116A1 (en)
US4209834A (en) State variant correlator
US3241075A (en) Pulse regenerative devices
SU907817A1 (en) Device for evaluating signal
SU801289A1 (en) Cycle-wise synchronization device
SU512591A1 (en) Recurrent clock error correcting device
SU444324A1 (en) Transmission station common mode device
SU563731A1 (en) Multi-channel device for transmission and reception of binary information
SU760430A1 (en) Pulse selector
US3074019A (en) Pulse separator and repetition-rate discriminator
SU1177920A1 (en) Device for measuring error factor in digital transmission system
SU1050125A2 (en) Bipulse signal receiving device
SU650232A1 (en) Discrete information receiving registering apparatus
SU570196A1 (en) Multichannel frequency-code transducer
SU440777A1 (en) Random Pulse Generator
SU462294A1 (en) Identification Number Sign Device
SU445172A1 (en) Data reception and transmission
SU873421A1 (en) Multi-channel device for receiving noise-like signals
SU578669A1 (en) Device for cyclic synchronization in digital data transmission systems
RU2115248C1 (en) Phase-starting device
SU1172053A1 (en) Cycle synchronization device
SU856021A1 (en) Device for checking digital communication channels characteristics
SU786066A1 (en) Selective call system
SU907846A1 (en) Decoding device