SU422002A1

SU422002A1 -

Info

Publication number: SU422002A1
Application number: SU1783830A
Authority: SU
Priority date: 1972-05-18
Filing date: 1972-05-18
Publication date: 1974-03-30

Description

1one

Изобретение относитс к облас1ч1 электрического моделировани аналоговой вычисл1тельной техники.The invention relates to the field of electrical modeling of analog computing technology.

Известные устройства дл моделировани сетевых графиков содержат генератор импульсов , блок автоматического формировани топологии, блок управлени и блок моделеГ ветвей, число которых соответствует числу работ сетевого графика, выполненный в виде форлгировател временных интервалов, задатчпков адресов пачальпого м конечного -злон и логических схем.The known devices for network modeling contain a pulse generator, an automatic topology generation unit, a control unit, and a model modeler, the number of which corresponds to the number of network operations performed in the form of a time slot for the time intervals, partial address zon and logical circuits.

С целью ПОВЫ1ИСПИЯ быстродействи и уироп ,еип устройства, кажда .модель ветв:1 предложенного устройства содержит триггеры, первые входы которых соедииепы с выходо;л блока формировани временных питервалов. второй вход первого триггера п(Х1КЛ1()чеи к первому входу второго элемепта «И, к второ .му входу которого п к третьему, входу первого элемеита «И подключены выходы второго триггера, входы задатчиков адресов каждой модели ветви соедпиеги с выхо,аом первого члемеита «ИЛИ б/юка формировапи тоиологпп , содержап1,его второй элемепт «И1Г1И, подключенный через инвертор к второму .элементу «И, и последовательно соединенные третий элемент «И и третий элемент «ИЛИ, выход и вход которого подключены соответственно к входу и второму выходу блока управлени , прпчем первый выход генератор;импульсов соединен с вторым входом второго элемента «И блока формировани топологии, выход которого подключен к входу формир.5вател временных интервалов каждой модели ветвп, вход блока управленн соединен с четBepTijiM входом первого элемента «И каждой модели ветвп, выход иервого триггера каждой модели ветви подключен к входу второго элемента «ИЛИ блока формпрованп топологии , а выход второго элемента «ИЛИ каждой моделп ветвп соедииеи с входом третьего эле мента «И блока формпровапи тоиологии. lia чертеже приведена блок-схема предлагаемого устр011ства.For the purpose of high performance and Wipe, an EPI device, each branch model: 1 of the proposed device contains triggers, the first entrances of which connect with the output; the second input of the first trigger n (X1KL1 () chei to the first input of the second element "And, to the second input of which n to the third, input of the first element" And the outputs of the second trigger, inputs of the address setting devices of each model of the branch branch from the output, the first of the first element "OR b / yuka formirovapi toiologpp, content 1, its second element" I1G1I, connected via an inverter to the second element "AND, and the third element" series-connected "and the third element" OR, the output and input of which are connected respectively to the input and the second control unit output No, the first output generator is generated; the pulses are connected to the second input of the second element And the topology shaping unit, the output of which is connected to the input of the time interval generator of each branch model, the input of the control unit is connected to the BEPTijiM input of the first element And each branch model, output Each trigger of each model of the branch is connected to the input of the second element “OR block of the format topology, and the output of the second element” OR of each model branch of the branch with the input of the third element “And the block of formpiropiology. lia the drawing shows the block diagram of the proposed device.

Устройство содержпт блок / моделей ветвп, блок 2 формпроваши топологии, блок 3 унравлепп , генератор пмнульеов 4. Блок / модело ветви предлагаемого устройства содерлспт задатчпкп адресов 5, 6 начального н конечного узлов соответственно; формирователь 7 временных интервалов; триггеры S, 9; .элементы «И 10, II; шшертор 12 элемепты «ИЛИ /,1The device contains a block / branch model, block 2 formprovash topology, block 3 unvlepp, generator of terminals 4. Block / model of the branch of the proposed device contains addresses of 5, 6 initial and final nodes, respectively; shaper 7 time slots; triggers S, 9; . Elements “And 10, II; shshertor 12 elemept “OR /, 1

В качестве задатчиков адресов 5, 6 могут быть использованы счетчикн импульсов, регистры сдвига, дискретные линии задержки и т. п.; в дальнейшем при описании работы устройства в качестве задатчиков адресов 5,Pulse counter, shift registers, discrete delay lines, etc .; further when describing the operation of the device as address setting devices 5,

6 будут рассматриватьс счетчики импульсов.6, pulse counters will be considered.

Блок 2 автоматического формировани топологии содержит элементы «И 14, 15, 16, элементы «ИЛИ 17, 18, 19 и инвертор 20.The automatic topology generation unit 2 contains the elements "AND 14, 15, 16, the elements" OR 17, 18, 19 and the inverter 20.

Все модели ветвей соединены с блоком автоматического формировани топологии п с генератором импульсов 4.All models of the branches are connected to an automatic formation of the topology p with a pulse generator 4.

Работает устройство следующим образом.The device works as follows.

Генератор импульсов 4 вырабатывает пмпульсы А и Б, сдвинутые друг отпосительно друга.Pulse generator 4 produces pmpulses A and B, shifted from each other.

Предварительно в задатчики адресов 5, 6 занос тс соответственно адреса начального и конечного узловветвей сетевого графика- В формирователь 7 временного интервала заноситс длительность ветви, а триггеры 8,Previously, the addresses of the initial and final nodes of the network graphs are entered into the address setting devices 5, 6, respectively, the time interval of the branch, and the triggers 8,

9- устанавливаютс в нулевое состо ние.9- is set to the zero state.

Дл запуска всех моделей ветвей, выход щих из начального узла, блок формировани/i топологии-подает на входы задатчиков адресов 5 и 6 каждой модели ветви импульсов серии В до тех пор, пока на выходах задатчиков 5, в которых записан адрес начального узла, не по вл етс сигнал. В этот момент блок 3 управлени прекращает подачу импульсов серии Б из блока формировани топологии и одновременно с импульсом Б подает на вход элемента всех моделей ветвей пусковой импульс из блока формировани топологии 2.In order to run all branch models leaving the initial node, the formation unit i of the topology supplies the inputs of setting addresses 5 and 6 of each model of the B series pulse branch until the outputs of setting 5, in which the address of the starting node is written, do not a signal appears. At this moment, the control unit 3 stops the supply of impulses of the B series from the topology shaping unit and simultaneously with the impulse B supplies the input of an element of all branch models with a starting pulse from the topology shaping unit 2.

При этом в модели ветви импульс серии /1 поступает на другой вход элемента «PI 10. Сигнал с нулевого выхода триггера 9 поступает на третий вход элемента «И 10. Во всех модел х ветвей, выход щих из начального узла сетевого графика, сигнал с выхода задатчика 5 адреса начального узла поступит на четвертый вход элемента «И 10. Выходной сигнал элементаIn this case, in the branch model the impulse series / 1 is fed to another input of the element PI 10. The signal from the zero output of trigger 9 enters the third input of the element AND 10. In all models of the branches leaving the initial node of the network schedule, the signal from the output unit 5 addresses of the initial node will go to the fourth input element "And 10. The output signal element

10разрешает дл формировател 7 временного интервала счет импульсов серии /1, иоступающий на его вход из блока формировани топологии. Отсчитав число импульсов, пропорциональное длительности данной ветви, формирователь временного интервала выдает сигнал , который устанавливает в состо ние «Ь триггера 8 и 9. С единичного выхода триггера 3 сигнал поступает в блок формировани топологии иа один нз входов элемента «ИЛИ- 17, к остальным входам которого подсоединены одноименные выходы остальных моделей ветвей. Пройд через элемент «ИЛИ, сигнал поступает на вход инвертора 20, который вырабатывает запрет на одном из входов элемента «И 15, второй вход которого соедине с генератором импульсов 4, поэтому сери импульсов А больще не поступает на вход формирователей временных интервалов всех моделей ветвей. Одновременно с выхода элемента «ИЛИ 77 на один из входов элемента «И 16 поступает разрешение, и через элемеит «И второй вход которого соединен с генератором импульсов 4, сери импульсов Б, пройд элемент «ИЛИ 18, поступает на входы задатчиков адресов всех моделей ветвей.10 permits for the imaging unit 7 of the time interval the counting of a series of pulses / 1, which arrives at its input from the topology shaping unit. By counting the number of pulses proportional to the duration of a given branch, the time interval generator generates a signal that sets the state of the “L flip-flop 8 and 9. From the single output of the flip-flop 3, the signal goes to the topology shaping unit one of the inputs of the“ OR-17 ”element, to the rest the inputs of which are connected the same outputs of the remaining models of branches. Passing through the element “OR, the signal is fed to the input of the inverter 20, which generates a ban on one of the inputs of the element“ AND 15 ”, the second input of which is connected to the pulse generator 4, therefore the pulse train A is not fed to the input of the timers of all branch models. Simultaneously, from the output of the element “OR 77, one of the inputs of the element“ And 16 receives the resolution, and through the element “And the second input of which is connected to the pulse generator 4, a series of pulses B, passed the element“ OR 18, goes to the inputs of the address setting devices of all branch models .

Серию импульсов Б начинают считать одповременно задатчики адресов узлов л и 6. Сигнал переполнени с выхода задатчика адреса 6, в который записан адрес конечного узла ветви, устанавливает в нулевое состо иие триггер 8 и поступает на вход иивертора 12 и на первый вход элемента «И 11. Если ветвь, в которой в данный момент вре.мени по вилс импульс иа выходе задатчика адрес6 , улсе закончилась, то с выхода триггера 9 сигнал через элемент «И 11 проходит на первый вход элемента «ИЛИ 13 н далее поступает в блок формировани топологии на вход элемента «И 14, к остальным входам которого подсоединены одноименные выходы элементов «ИЛИ остальные моделей ветвей,A series of impulses B is started to be considered simultaneously by setting the addresses of nodes l and 6. The overflow signal from the output of the setting of address 6, in which the address of the end node of the branch is written, sets the trigger 8 to zero and goes to the input of the invertor 12 and the first input of the And 11 element If the branch in which at the moment the time changes by the pulse of the output of the address6 master, has already ended, then from the output of the trigger 9 the signal through the element 11 goes to the first input of the element OR 13 and then goes to the topology shaping unit on input element "And 14, to the remaining inputs of which the same-named outputs of the elements “OR other branch models are connected,

Если данна ветвь еще не закончилась, то сигнал с выхода триггера 9 не поступает на вход элемента «И // и через него на вход элемента «ИЛИ 13. Таким образодг, разрешающий потенциал в этот момент времени от этой модели ветви отсутствует на однол: ич входов элемента «И блока 2 фор.мированн топологии.If this branch has not yet ended, then the signal from the output of trigger 9 does not arrive at the input of the element “AND // and through it at the input of the element“ OR 13. Thus, the resolving potential from this model of the branch is absent for one moment: ich the inputs of the element "And block 2 form. miro topn.

В модел х ветвей, конечный узел которых не сформирован в данный момент времени, сигналы с выходов задатчиков адреса 6 не иоступают на входы инвертора 2 и с выходов инверторов 12 разрешающие потенциалы через элемент «ИЛИ 13 поступают на соответствующие входы блока фор.п-фовани топологии , т. е. разрешающий сигнал отсутствует только в тех модел х ветвей, которые вход г в рассматриваем з1Й узел, но е1це не закончились .In the models of branches whose end node is not formed at a given time, the signals from the outputs of the address setting units 6 do not reach the inputs of the inverter 2 and from the outputs of the inverters 12, the resolving potentials through the element "OR 13 arrive at the corresponding inputs of the Fora-F topology unit i.e. the enabling signal is absent only in those models of the branches that the input r in the considered node, but have not ended.

Если же сигнал на входах элемента «ИЛИх отсутствует, то это значит, что все ветви, вход щие в данный узел, закончились, и на выходе элемента «И /4 по вл етс разрешающий сигнал, который поступает через элемент «ИЛИ 19 на вход элемента «И всех моделей ветвей.If the signal at the inputs of the element ORIX is absent, this means that all the branches included in this node have ended, and at the output of the element AND / 4 there appears a permitting signal that comes through the element OR 19 at the input of the element “And all models of branches.

Так как задатчики адресов 5 и 6 одиовременно считают импульсы, то на выходах задатчиков адресов 5 ветвей, выход щих из рассматривае .мого узла, будут разреша ощ1ц; потенциалы , которые поступают на входы элементов «И 10. Если на носледних имеютс в этот момент времени разрешающие иотенциалы , то формирователи временного интервала будут подготовлены дл отсчета серии имиульсов /1.Since address adjusters 5 and 6 simultaneously consider the pulses, then at the outputs of address adjusters, 5 branches leaving the considered node will allow an effect; the potentials that arrive at the inputs of the elements “AND 10. If there are resolving and potentials on the most recent ones, then the time formers will be prepared to count the series of emuls / 1.

Имиульсы серии Б поступают на входы задатчиков адресов всех моделей ветвей до теч пор, пока хот бы из триггеров 8 находитс в единичном состо нии. После того, как все триггеры 8 установлены в нулевое состо ние выходными сигналами соответствующих задатчиков адреса 6, блок формировани топологии запрещает иодачу импульсов Б на входы задатчиков адресов 5 и 6 и разрешает поступление импульсов А на вход формировател 7 временных интервалов.The B series emulsions arrive at the inputs of the address setters of all branch models for as long as at least one of the triggers 8 is in a single state. After all the triggers 8 have been set to the zero state by the output signals of the corresponding address setting units 6, the topology shaping unit prohibits pulse iodine B to the inputs of address setters 5 and 6 and allows the arrival of pulses A to the input of the imaging unit 7 time slots.

В моменты формировани сигиала конечного узла сетевого графика на входе элемента «ИAt the moments of forming the sigal of the end node of the network graphics at the input of the element "And