SU419897A1 - Функциональный преобразователь - Google Patents

Функциональный преобразователь

Info

Publication number
SU419897A1
SU419897A1 SU1766406A SU1766406A SU419897A1 SU 419897 A1 SU419897 A1 SU 419897A1 SU 1766406 A SU1766406 A SU 1766406A SU 1766406 A SU1766406 A SU 1766406A SU 419897 A1 SU419897 A1 SU 419897A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
output
group
circuits
Prior art date
Application number
SU1766406A
Other languages
English (en)
Original Assignee
Н. П. Болтачев, А. С. Верзаков, П. А. Зубцов, Н. П.
, В. В. Михайленко Чел бинский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Н. П. Болтачев, А. С. Верзаков, П. А. Зубцов, Н. П., , В. В. Михайленко Чел бинский политехнический институт filed Critical Н. П. Болтачев, А. С. Верзаков, П. А. Зубцов, Н. П.
Priority to SU1766406A priority Critical patent/SU419897A1/ru
Application granted granted Critical
Publication of SU419897A1 publication Critical patent/SU419897A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Изобретение относитс  к области вычислительной техники.
Известны функциональные преобразователи , содержащие схему «ИЛИ, счетчик, разр дные выходы которого, кроме старшего, соединены с потенциальными входами соответствуюш ,их схем «И первой группы и импульсными входами соответствующих схем «И второй группы, выходы которых объе1,инены и подключены к первому входу цифрового фильтра, а выходы схем «И первой группы объединены и подключены через элемент задержки ко второму входу цифрового фильтра, который выходом соединен со входом выходного счетчика, который первыми выходами подключен к потенциальным входам схем «И второй группы, а вторыми выходами соединен с импульсными входами схем «И первой группы и с выходами устройства.
С целью расширепи  диапазона преобразовани  входного сигнала в устройство введен управл емый делитель частоты, включенный между входом устройства и входом счетчика, первый выход которого соединен с одним из входов схемы «ИЛР, а второй выход счетчика подключен ко второму входу управл емого делител  частоты, потенциальному входу старнлей схемы «И первой группы и ко второму входу схемы «И.ЯИ, выход которой соединен с импульсным входом старщей схемы «И второй группы.
Иа чертеже приведена блок-схема предлагаемого устройства.
Устройство содержит схему «ИЛИ 1, управл емый делитель частоты 2, счетчик 3, схемы «И первой группы 4, схемы «И второй группы 5, выходной счетчик 6, элемент задержки 7, цифровой фильтр 8.
стройство работает следующим образом. В исходном состо нии коэффициент передачи управл емого делител  частоты 2 устанавливаетс  равным единице. Счетчик 3 и выходиой счетчик 6 установлены в нуль, схемы «И
первой группы 4 закрыты, схемы «И второй группы 5 открыты, цифровой фильтр 8 подготовлен к пропусканию импульсов с обн,ей щины схем «И второй группы 5. Работа преобразовател  начинаетс  с приходом импульсов на вход устройства, которые записываютс  счетчиком 3. Единичные перепады напр жепнй с выходов триггеров счетчика 3 через подготовленные схемы «И второй группы 5 поступают на общую шину и через
цифровой фильтр 8 проход т в вы.кодной счетчик 6. В соответствии с увеличеиием ир мого кода в выходном счетчике 6 (уменьшением обратного кода) часть схем «И второй группы 5 будет закрыватьс  и преп тствовать прохождению едииичных перепадов папр жепий
с триггеров счегчика М иа вход выходного счетчика 6. Процесс «подавлеии  импульсных единиц усиливаетс  и тем, что при увеличении кода в счетчике 3 открываетс  все большеечисло схем первой группы 4, пропускающих единичные перепады напр жений с триггеров выходного счетчика 6 на второй вход цифрового фильтра 8. Импульсы, поступающие на второй вход цифрового фильтра 8, запрещают прохождение очередных импульсов с общей щииы схем «И второй группы 5. Количество импульсов .V прощедщих на выходной счетчик 6, при ностунлении на вход устройства .вх импульсов, определ етс  соотнощением:
ЛА (/Vo - Л)
лг„
или
V,
yV
1 +
где .Vo - емкость счетчика. Обозначив , N/Ng--у , получим у х/ - X.
При счетчик 3 переполи етс  и импульс переполнени  с выхода старщего триггера поступает на управл емый делитель частоты 2, устанавлива  коэффициент передачи, равный одной второй. Так как в выходном счетчике 6 при этом записан код, равный Ло/2 (г/ 0,5), то схемы «П 4 н 5, соединенные с выходами старшего триггера выходного ечетчика 6, в дальнейщей работе не } 1аствуют. Другие схемы «И 4 и 5 и соединенные с ними триггеры счетчиков 3 и выходного счетчика 6 и цифровой фильтр 8 оказываютс  в исходном состо нии , образу  «укороченный функциопальный преобразователь. Работа такого преобразовател  протекает в соответствии с вышеизложенным . Текущее чнсло импульсов Аь поступающнх на вход выходного счетчика 6 после первого переполнени  счетчика 3, определ етс  согласно соотнощению (1):
л.
1 + .У,,,
./VQi jVo/2 - емкость укороченного
где
счетчика,
jVjjx (iVux-NO)/4 - число кмнульсов, поступившее па вход «укороченного преобразовател .
Текущее число V импульсов, записанных з выходном счетчике 6 в промежутке до второго переполнени  счетчика 3, определ етс  соотношением:
,Vr-. , .
2l-:-N :JN,
При ( ЗЛо. А -ЗЛо/4) счетчик 3 переполн ете  второй раз и нмпульс переполнени  с выхода его старщего Tpjirrepa устанавливает коэффициепт передачи управл емого делител  часто1ы 2 равным одной четверти . При этом еще одна пара схем «И 4 и 5, coe;uine iua;i с иредноследним триггером выходного счетчика 6, выключаетс  из работы. Другие схемы «1-1 4 и 5, триггеры ечетчика 3 и выходного счетчика 6 и цифровой фильтр 8 сказываютс  в исходном состо нии. Далее работа преобразовател  протекает в соответствии с вышеизложенным. Текущее число импульсов //2, поступа ои,их иа вход выходного счетчика 6 после второго переполнени  счетчика 3, определ етс  соотиошеиием
N,
,
1 - ,,
где ./4, Л/вх, (Лвх-3 Ло)/16.
Текугцее число Л и: 1нульсов, записанных в выходном счетчике 6 в промежутке до третьего переполпепи  счетчика 3, определ етс  соотношением:
/V:: . +
+Л/,:.
1 + /VB.
2
В об1цем случае, после /г-го иеренолнени  счетчика 3 текущее число импульсов .А/ь поступаюи1 ,их па вход, выходного счетчика 6, онредел етс  соотношением:
- 1 -Ь ,.
где ..AV .VBxk 2-2k jVj,,Vo(). Соотсетствепно текущее число Л импульсов, записанных в выходном счетчике 6 в промежутке до /J-f-l переполнени  счетчика 3, определ етс  соотношением:
Vo|2
9-А
+ v,1 + Лв.х/ЛГо
После заполнении выходного счетчика 6 постунле1п;е импульсов на его вход прекращаетс , так как все схемы «П 4 и 5 нри этом будут закрыты. При дальнейшем неограниченном ностунлеиии импульсов на вход устройства выходной код в счетчике 3 не будет измеи тьс .
Предмет изобретени 
Функциональный преобразователь, содержащи1 схе.му «ИЛИ, счетчик, разр дные выходы которого, кроме старшего, соединены с потенциальными входами соответствующих схем «PI первой грунпы и импульсными входами соответствующих схем «И второй групны , выходы которых объединены и нодключепы к первому входу цифрового фильтра, а выходы схем «PI первой группы объедипены и ОД:л10чепы через элемепт задержки ко второму входу цифрового ()ильтра, который выходом сое;|,нпеп со входо: выходпого счетчика , котсры пе1)выл:п выходами подключен к noTeiii;,na::binj-v: входам схем «И второй грунli .:, а liiopbniH выходамн соединен с и тульспымп Bxo;i,a.iH схем «И нервой группы и с
выхода1 н ycTpoiiciB;I, отличающийс 
тем, что, с целью расширени  диапазона преобразовани  входного сигнала, в него введен управл емый делитель частоты, включенный между входом устройства н входом счетчика, первый выход которого соединен с одним из входов схемы «ИЛИ, а второй выход счетчика подключен ко второму входу управл емого делител  частоты, потенциальному входу старшей схемы «PI первой группы и ко второму входу схемы «ИЛИ, выход которой соединен с импульсным входом старшей схемы «И второй группы.
SU1766406A 1972-03-31 1972-03-31 Функциональный преобразователь SU419897A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1766406A SU419897A1 (ru) 1972-03-31 1972-03-31 Функциональный преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1766406A SU419897A1 (ru) 1972-03-31 1972-03-31 Функциональный преобразователь

Publications (1)

Publication Number Publication Date
SU419897A1 true SU419897A1 (ru) 1974-03-15

Family

ID=20508690

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1766406A SU419897A1 (ru) 1972-03-31 1972-03-31 Функциональный преобразователь

Country Status (1)

Country Link
SU (1) SU419897A1 (ru)

Similar Documents

Publication Publication Date Title
GB1514964A (en) Logic level difference shifting circuit
GB1130055A (en) Multiple phase gating circuit
SU419897A1 (ru) Функциональный преобразователь
GB1249273A (en) Signal filter
SU372690A1 (ru) РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,!
SU504306A1 (ru) Устройство дл генерировани тактовых сигналов
SU259492A1 (ru) Цифровой линейный интерполятор
SU1049927A1 (ru) Аналогово-цифровое делительное устройство
SU738177A1 (ru) Счетчик на кольцевом регистре
SU411628A1 (ru)
SU369715A1 (ru) Троичный потенциальный триггер
SU1058021A1 (ru) Умножитель частоты
SU446879A1 (ru) Дискретный умножитель частоты следовани импульсов
SU1247773A1 (ru) Устройство дл измерени частоты
SU978349A1 (ru) Кольцевой распределитель импульсов
JPS5735409A (en) Filter using biquad circuit
SU1341634A1 (ru) Генератор импульсов со случайной длительностью
SU659976A1 (ru) Цифровой измеритель частоты
SU430497A1 (ru) Устройство для периодического отсчета определенного числа импульсов
SU113563A1 (ru) Квадратор
SU498723A1 (ru) Широтно-импульсный модул тор бинарного кода
SU1034174A1 (ru) Нониусный преобразователь кода во временной интервал
SU1406790A1 (ru) Делитель частоты с переменным коэффициентом делени
SU839067A1 (ru) Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи
SU809601A1 (ru) Обнаружитель импульсных последователь-НОСТЕй