SU417909A1

SU417909A1 -

Info

Publication number: SU417909A1
Application number: SU1814761A
Authority: SU
Priority date: 1972-07-12
Filing date: 1972-07-12
Publication date: 1974-02-28

Description

1

Изобретение относитс к вычислительной техни1ке и предназначено дл иопользовапи в качестве |мощного усилител при построении схем логических элементов, а также в качестве усилител импульсных сигналов.

Известны сложные инверторы, содержащ-ие управл юих.ий, .инвертирующий и повторительный транзисторы.

Однако в И31ве:стной схеме имеет место перераспределение токов в базах управл ющего и инвертирующего транзисторов п-ри изменевиИ тока нагрузки, причем увеличение тока нагрузки вызывает уменьщение тока базы инвертирующего транзистора, что резко ограничивает диапазон изменений токов нагрузки. Кроме того, в данной схеме в момент переключени возможно одновременное открытое состо ние повторительного и инвертирующего транзисторов, что приводит к увеличению потребл емой мощности и создает импульсные помехи в цеп х питани .

Цель изо бретени - расщирение диапазона изменени токов нагрузки и исключение одновременного открытого состо ни повторительного и инвертирующего транзисторов при переключении.

Это достигаетс введением в схему переключающего транзистора и смещающего диода с накоплением зар да, причем база управл ющего транзистора соединена с коллектором переключающего транзистора, эмиттер нереключающего транзистора по.дключен к в.ходно щине « аноду смещающего диода с накоплением зар да, катод которого соедииен с базой инвертирующего транзистора, а эмиттер и база переключающего транзистора через резисторы подключены к щине питани . На чертен е показана принципиальна схема предлагаемого сложного инвертора.

Сложный инвертор содерлсит переключающий 1, управл ющий 2, инвертирующий 3 н повторительный 4 транзисторы, смещающий диод 5 с накоплением зар да, резисторы 6--9, щину 10 питани , общую щину 11, вход 12

сложного инвертора, выход 13.

При поступлении на вход инвертора положительного перепада напр жени по достижении им уровн УОЭ ток базы транзистора 1 переключаетс из входной цепи в базу управл ющего транзистора 2, который насыщаетс и закрывает повторительный транзистор 4. Транзистор 3 открываетс , и формирование отрицательного фронта выходного импульса происходит по достижении на входе

уровн напр жени Ьбэ+ л. Таким образом, ннвертируюнщй транзистор 3 открываетс нозже, чем закрываетс повторительиый транзистор 4, что исключает одновременное открытое состо ние этих транзисторов. Распределение токов базы транзисторов 2 и 3