SU414823A3 - - Google Patents
Info
- Publication number
- SU414823A3 SU414823A3 SU1466335A SU1466335A SU414823A3 SU 414823 A3 SU414823 A3 SU 414823A3 SU 1466335 A SU1466335 A SU 1466335A SU 1466335 A SU1466335 A SU 1466335A SU 414823 A3 SU414823 A3 SU 414823A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- input
- output
- learning
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/023—Comparing digital values adaptive, e.g. self learning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Image Analysis (AREA)
- Character Discrimination (AREA)
- Semiconductor Memories (AREA)
- Electronic Switches (AREA)
- Feedback Control In General (AREA)
Description
ОБУЧАЮЩЕЕСЯ УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ
ОБРАЗЦОВ
1
Изобретение относитс к обучающимс машинам дл распознавани образов, в частности к их разновидности, обладающей способностью самообучатьс .
Обучающеес устройство такого типа обычно имеет в своем составе логическую схему с адаптацией, котора обладает способностью самообучатьс , заключающейс в том, что выход, удовлетвор ющий заданному состо нию , может быть получен дл каждого входного состо ни , в результате чего после обучени на каждое входное состо ние будет получена правильна реакци устройства. При необходимости может быть произведено повторное обучение, чтобы получить новую реакцию на выходе мащины в ответ на новое входное состо ние.
На фиг. 1 показана основна структурна схема обучающегос устройства рассмотренного типа, котора состоит из множества весовых элементов А, В, С..., обладающих соответствующими весовыми коэффициентами Wi, W2, Wz . . . , в качестве которых могут выстунать, например, напр жени ; сумматора D, схемы нрип ти решени Е, выходной клеммы Г, клеммы G, на которую подаетс нужный выходной сигнал, и обучающейс
схемы управлени Н. На соответствующие весовые элементы А, В, С... поступает р д входных сигналов .Yi, Х, Аз..., а па схему прин ти рещени - пороговое значение WaВ .ходные сигналы Al, Xz, Х-,... могут принимать одно из значений либо «1 или «О, либо одно из значений «-|-1 или «-1. Входные сигналы Ль Xz, Хз... умножаютс па весовые коэффициенты соответствующих весовых элементов .4, В, С..., а произведепи складываютс с помощью сумматора D. Полученна сумма сравниваетс в схеме прин ти решени с пороговым значением 1170, в результате чего на выходе схе.мы Б по вл етс сигнал «-}-1 или «-1, когда сумма соответственно больще или меньше порогового значенн We
Если действительный выходной сигнал при определенном входном состо нии равен «+1,
а необходимый выходной сигнал равен «-1, обучающа с схема управлени Я корректирует весовые коэффициенты до тех пор, пока онп пе уменьшатс таким образом, чтобы на выходе была «-1. Эта операци повтор етс дл всех входных ситуаций, кажда из которых онредел етс р дом чнсел. Таким образом, все входные ситуации можно раз3
бить на две категории, составл ющие lijiacc 1 и класс 2.
Однако в таком устройстве в процессе обучени в основном функций раснозиавани ложитс на человека, в результате чего период обучени слишком удлин етс . Кроме того, нз-за того, что в нроцессе обучени схема прин ти ренгеии работает по приннину «одни исход из двух воз;можных, нельз;. ожндать нолучени правильного решени на этане раснознавани , когда вход.на снтуанн немного отличаетс от TimoBoii ситуации.
Целью изобретенн вл етс устранение этих недостатков, т. е. повышение иа.дежностп распознавани .
Эта цель достнгаетс тем, что в устройство, содержащее последовательно соединенные блок входной информан нн, блок выбора весовых коэффициеиюв, сумматор, блок прин ти решени , блок нам ти С1аи.л,артнь1х снтуан.ий, входы которого соедииены с выходами блока ()ра входиой Н1формацнн, а выходы - с соответстпуюигнми вход,ами его, генератор заиуска10Н1,их импульсов, св занный с cooTBeTCTHyioHUiM входом блока пам ти стандартных ситуаций, и генератор импульсов обучени , ОД1Н1 вход которого подключен к выходу блока п|)И11 ти решеии , а выходы - к соо1ветст 5у1ои,им входам блока выбора весовых коэффициеитов, донолннтсльио введены блок выбора порога, однн вход которого св зан с соответствуюниш выходом блока пам ти стандартных ситуаций и другим входом генератора имиульсов обучени , другой вход - ко входу yciaiioBKn порога устpoiic1ва , а выход - к coo iieiuiByiOH,eMy входу блока ирин тн решени .
На фиг. 1 нрнведена блок схема, от)ажа10Ш;а основную структуру обучающегос уст ройства дл раснозмаваии образов; на фиг. 2 приведе 1а блок схема варианта нредложеииого ycTiioiicTBa; на 4)иг. 3-6, 8 приведены нрииципиальиые схемы отдельных узлов обучающегос устройства, изображенного на фиг. 2; на фиг. 7 а и 76 показаны характеристики , отражающие работу отдельных узлов схемы, показанной на фиг. 6.
Устройс1во работает следующим образом.
На соответствующ.ие входные клеммы 1-3 подаетс несколько входных сигналов, которые фиксируютс в блоке выбора входно; информации 4 в течеиие необхо.днмого промежутка времеин. В качестве схем, составл ющнх блок 4, могут быть исиользованы лгультивибраторы с двум устойчивыми состо ни ми . Несколько схем 5, 6 и 7 переключени весовых коэффициентов образуют блок выбора весовых коэффициентов 8 и иредиазначены дл умножени выходов блока 4 на соответствуюнще весовые коэффициенты liV,, 1Ур и IFv. На клеммы 1-3 поступают сигналы в виде «1 или «О. Эги сигналы умножаютс на соответствующие весовые коэффнцнеиты в блоке выбора весовых коэффициентов 8.
4
Блок нам ти стан.дартиых ситуаций9последовательно заномниает выходные сигиалы мультивибраторов блока 4 и. одиовремеино пронзводит последовательно ,.з.а.п.9М1шание ожидаемых выходных сигнало.в.-притйновых ситуаци х, ноступаюи их с к.дем.мы 10.- Генератор заиускаюш,их импульсов 11. .управл ет записью в блоке пам тн 9 и счйтываинем из него входных ситуаций в нронессе обучени
на осиовании сигнала, ноступающего на генератор 11 от клеммы ручной подачнсигнала 12 илн же на оеновапни выхо.диого С1;гнала, вырабатываемого генератором И1 нульсов обучени 13.
CyMj.iaiop 14 суммирует взвешенные значени сигнала, ностунаюшие с В{,ходов схем переключени весовых козффии.не1Г1Ов 5-7. Р; блоке нрнн гн реи.1ени 15 производитс сравиеьие выходного сигнала сумматора 14 с
пороговым значением Wч . акнм образом, пыходиой сигнал «-| I ио вл етс на выходиг )й клемме 1G, когда эта сумма больите иорогового значени U(-) , а сигнал «О - когда сумма меньше порогового значенн W(t. Блок
вьбора порога 17 подает на б.пок прин тие peuieHHii 15 пороговое значение WH , соответciByiontec- не(;бходнмо выходному сигналу, кото| )ый нршшмает значение «|-1 или «О, нодаваемому с выходной клеммы 18 блока
пам ти 9 во врем обучени , в то врем как в ироиессе раснозиавлии пороговое зиачеиие
W()t подаваемое на вход блока выбо|за порога 17, неносредствешю подаетс на блок прин тн решеии 15.
1ене1)атор пмнульсов обучени 13 сравнивает де1 1СТВ11тельиьи1 выходной сигнал, ноетупаюнин на клемлгу 16 в нроцессе обучени , с необходимым выходным сигналом, ноступаюш ,им с выходной клеммы 18 блока 9 и подает носле;|.овател11иость имиульсов обучени на схем|.5| 1ереключеии весовых коэффициентов 5-7 блока 8. Нрн этом измеиеине весовых коэффициентов иронсходит только тогда, когда действительное значение сигнала на выходе устройства ие совпадает с нужным сигналом на выходе блока пам ти 9. Сигнал управлени уменьшением весовых коэффициентов, сигнал управлеин их увелнчением и и шyльc
обучени-л иоступагот па соответствуюш.ие выходные клеммы 19, 2и и 21 (см. фиг. 5) генератора цлшу. обучепи 13.
На фиг. 3 показан блок пам ти стаи.дартиых ситуаций 9. 1 ункци блока пам ти 9, как
было описано выше, состоит в запоминаиии тииовых ситуаций и требуемых выходных снгналов дл этих ситуаций. Нри запоминании типовых ситуаций и необходимых выходных сигналов нереключатель 22 неребрасываетс к зажимам а н Ь. В результате на управл юидие электроды к.-иочевых транзисторов 23-26 подаетс нанр женне - Е, и они открываютс . Необходимый выход юй сигнал, поступающий на схему с кле.ммы 10, занисываетс через транзистор 23 блока пам ти в
fu&.TS
vz8
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP44056642A JPS5040301B1 (ru) | 1969-07-14 | 1969-07-14 | |
JP5664369 | 1969-07-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU414823A3 true SU414823A3 (ru) | 1974-02-05 |
Family
ID=26397603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1466335A SU414823A3 (ru) | 1969-07-14 | 1970-07-13 |
Country Status (6)
Country | Link |
---|---|
US (1) | US3638196A (ru) |
DE (1) | DE2034683C3 (ru) |
FR (1) | FR2051725B1 (ru) |
GB (1) | GB1317745A (ru) |
NL (1) | NL7010423A (ru) |
SU (1) | SU414823A3 (ru) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3934231A (en) * | 1974-02-28 | 1976-01-20 | Dendronic Decisions Limited | Adaptive boolean logic element |
US4326259A (en) * | 1980-03-27 | 1982-04-20 | Nestor Associates | Self organizing general pattern class separator and identifier |
US4751673A (en) * | 1982-03-22 | 1988-06-14 | The Babcock & Wilcox Company | System for direct comparison and selective transmission of a plurality of discrete incoming data |
US4518866A (en) * | 1982-09-28 | 1985-05-21 | Psychologics, Inc. | Method of and circuit for simulating neurons |
US4620286A (en) * | 1984-01-16 | 1986-10-28 | Itt Corporation | Probabilistic learning element |
US4599693A (en) * | 1984-01-16 | 1986-07-08 | Itt Corporation | Probabilistic learning system |
US4599692A (en) * | 1984-01-16 | 1986-07-08 | Itt Corporation | Probabilistic learning element employing context drive searching |
US4593367A (en) * | 1984-01-16 | 1986-06-03 | Itt Corporation | Probabilistic learning element |
US5077807A (en) * | 1985-10-10 | 1991-12-31 | Palantir Corp. | Preprocessing means for use in a pattern classification system |
US5060277A (en) * | 1985-10-10 | 1991-10-22 | Palantir Corporation | Pattern classification means using feature vector regions preconstructed from reference data |
DE3683847D1 (de) * | 1985-11-27 | 1992-03-19 | Univ Boston | System zur musterkodierung. |
DE68927014T2 (de) * | 1988-01-11 | 1997-01-23 | Yozan Inc | Assoziatives Musterkonversionssystem und Anpassungsverfahren dafür |
US4876731A (en) * | 1988-02-19 | 1989-10-24 | Nynex Corporation | Neural network model in pattern recognition using probabilistic contextual information |
US5293459A (en) * | 1988-12-23 | 1994-03-08 | U.S. Philips Corporation | Neural integrated circuit comprising learning means |
US5140538A (en) * | 1988-12-27 | 1992-08-18 | University Of Arkansas | Hybrid digital-analog computer parallel processor |
KR0166970B1 (ko) * | 1989-06-02 | 1999-01-15 | 쓰지 하레오 | 데이터처리장치 및 그 적정화 방법 |
US5361328A (en) * | 1989-09-28 | 1994-11-01 | Ezel, Inc. | Data processing system using a neural network |
US5101361A (en) * | 1989-09-29 | 1992-03-31 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Analog hardware for delta-backpropagation neural networks |
JP2724374B2 (ja) * | 1989-10-11 | 1998-03-09 | 株式会社鷹山 | データ処理装置 |
US5181171A (en) * | 1990-09-20 | 1993-01-19 | Atlantic Richfield Company | Adaptive network for automated first break picking of seismic refraction events and method of operating the same |
JP3088171B2 (ja) * | 1991-02-12 | 2000-09-18 | 三菱電機株式会社 | 自己組織型パタ−ン分類システム及び分類方法 |
US5263122A (en) * | 1991-04-22 | 1993-11-16 | Hughes Missile Systems Company | Neural network architecture |
JPH0683792A (ja) * | 1991-06-12 | 1994-03-25 | Hitachi Ltd | ニューラルネットワークの学習装置およびニューラルネットワークの学習パターン呈示方法 |
US5479574A (en) * | 1993-04-01 | 1995-12-26 | Nestor, Inc. | Method and apparatus for adaptive classification |
US5517667A (en) * | 1993-06-14 | 1996-05-14 | Motorola, Inc. | Neural network that does not require repetitive training |
FI103304B1 (fi) * | 1997-03-26 | 1999-05-31 | Nokia Oy Ab | Assosiatiivinen neuroni |
WO2000019369A1 (en) | 1998-10-01 | 2000-04-06 | Bios Group Lp | Automatic evolution of mixed analog and digital electronic circuits |
US6652283B1 (en) | 1999-12-30 | 2003-11-25 | Cerego, Llc | System apparatus and method for maximizing effectiveness and efficiency of learning retaining and retrieving knowledge and skills |
FR2859799B1 (fr) * | 2003-09-16 | 2005-11-11 | Lionel Mabille | Procede et dispositif pour l'aide au diagnostic de l'etat de fonctinnement d'un processus |
US9489618B2 (en) * | 2014-05-27 | 2016-11-08 | Purdue Research Foudation | Electronic comparison systems |
US10242313B2 (en) * | 2014-07-18 | 2019-03-26 | James LaRue | Joint proximity association template for neural networks |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3293609A (en) * | 1961-08-28 | 1966-12-20 | Rca Corp | Information processing apparatus |
NL291541A (ru) * | 1962-04-13 | |||
US3267439A (en) * | 1963-04-26 | 1966-08-16 | Ibm | Pattern recognition and prediction system |
US3267431A (en) * | 1963-04-29 | 1966-08-16 | Ibm | Adaptive computing system capable of being trained to recognize patterns |
GB1050629A (ru) * | 1963-12-19 | 1900-01-01 | ||
US3446950A (en) * | 1963-12-31 | 1969-05-27 | Ibm | Adaptive categorizer |
US3408627A (en) * | 1964-12-28 | 1968-10-29 | Texas Instruments Inc | Training adjusted decision system using spatial storage with energy beam scanned read-out |
-
1970
- 1970-07-10 FR FR707025776A patent/FR2051725B1/fr not_active Expired
- 1970-07-13 SU SU1466335A patent/SU414823A3/ru active
- 1970-07-13 DE DE2034683A patent/DE2034683C3/de not_active Expired
- 1970-07-13 US US54231A patent/US3638196A/en not_active Expired - Lifetime
- 1970-07-13 GB GB3395870A patent/GB1317745A/en not_active Expired
- 1970-07-14 NL NL7010423A patent/NL7010423A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
FR2051725B1 (ru) | 1973-04-27 |
GB1317745A (en) | 1973-05-23 |
FR2051725A1 (ru) | 1971-04-09 |
NL7010423A (ru) | 1971-01-18 |
US3638196A (en) | 1972-01-25 |
DE2034683C3 (de) | 1974-03-14 |
DE2034683A1 (de) | 1971-02-18 |
DE2034683B2 (de) | 1973-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU414823A3 (ru) | ||
GB1255614A (en) | Learning machine | |
US5043913A (en) | Neural network | |
US4027175A (en) | Threshold logic gates | |
US5170071A (en) | Stochastic artifical neuron with multilayer training capability | |
US5220265A (en) | Discrete-type repetitive control method and an apparatus therefor | |
JP2803283B2 (ja) | 予測型心電図波形認識装置 | |
Marseguerra et al. | Neural networks prediction and fault diagnosis applied to stationary and non stationary ARMA modeled time series | |
US5704014A (en) | Voltage-current conversion circuit employing MOS transistor cells as synapses of neural network | |
US3374469A (en) | Multi-output statistical switch | |
US5317674A (en) | Center-of-gravity determining circuit for pulse generation | |
Dunyak et al. | Training fuzzy number neural networks with alpha-cut refinements | |
SU822147A2 (ru) | Система централизованного управлени | |
SU877734A1 (ru) | Устройство дл управлени @ -параллельного соединенными тиристорами | |
SU120042A1 (ru) | Дешифратор | |
SU1765835A1 (ru) | Устройство дл выбора оптимальных решений | |
SU1043673A1 (ru) | Устройство дл выбора оптимальных решений | |
SU415665A1 (ru) | ||
SU1476579A1 (ru) | Преобразователь посто нного напр жени в квазисинусоидальное переменное напр жение | |
SU1108626A1 (ru) | Устройство дл мажоритарного преобразовани сигналов | |
KR20210120440A (ko) | 변환입력신호를 사용하는 신경망 회로 | |
SU997052A1 (ru) | Устройство дл моделировани нейрона | |
SU251006A1 (ru) | РЕГИСТР СДВИГАвсесоюзйд П.4ТЕНТКО- | |
SU512479A1 (ru) | Устройство дл моделировани нейрона | |
SU771869A1 (ru) | Аналого-цифровой преобразователь |