KR20210120440A - 변환입력신호를 사용하는 신경망 회로 - Google Patents

변환입력신호를 사용하는 신경망 회로 Download PDF

Info

Publication number
KR20210120440A
KR20210120440A KR1020200037142A KR20200037142A KR20210120440A KR 20210120440 A KR20210120440 A KR 20210120440A KR 1020200037142 A KR1020200037142 A KR 1020200037142A KR 20200037142 A KR20200037142 A KR 20200037142A KR 20210120440 A KR20210120440 A KR 20210120440A
Authority
KR
South Korea
Prior art keywords
signal
input signal
neural network
input
converted
Prior art date
Application number
KR1020200037142A
Other languages
English (en)
Other versions
KR102488174B1 (ko
Inventor
이대석
김명준
Original Assignee
광운대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020200037142A priority Critical patent/KR102488174B1/ko
Publication of KR20210120440A publication Critical patent/KR20210120440A/ko
Application granted granted Critical
Publication of KR102488174B1 publication Critical patent/KR102488174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Neurology (AREA)
  • Analogue/Digital Conversion (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 멀티레벨을 가지는 펄스입력신호를 펄스의 폭을 변조하거나 펄스의 개수를 변화시키는 방식으로 변조한 후 입력신호(변환입력신호)로 사용하도록 하여, 시냅스 소자의 컨덕턴스 편차를 최소로 함으로써 시냅스 소자 기반의 신경망 회로에서 발생할 수 있는 인식률 에러를 예방할 수 있는 변환입력신호를 사용하는 신경망 회로를 제안한다. 상기 변환 입력신호를 사용하는 신경망 회로는, 입력신호 변환회로, 신경망, 출력회로 및 컨트롤러를 포함한다.

Description

변환입력신호를 사용하는 신경망 회로{Neural network circuit using modified input signal}
본 발명은 신경망 회로에 관한 것으로, 특히, 멀티레벨을 가지는 펄스입력신호를 펄스의 폭을 변조하거나 펄스의 개수를 변화시키는 방식으로 변조한 후 입력신호(변환입력신호)로 사용하도록 하여, 시냅스 소자의 컨덕턴스 편차를 최소로 함으로써 시냅스 소자 기반의 신경망 회로에서 발생할 수 있는 인식률 에러를 예방할 수 있는 변환입력신호를 사용하는 신경망 회로에 관한 것이다.
뇌는 수천억 개의 신경 세포, 즉 자극에 반응하여 그에 따른 흥분을 전달하는 작용을 하는 뉴런(Neuron)을 포함하고 있으며, 뉴런은 크게 세 가지 부분으로 구분할 수 있다. 핵이 있는 세포 부분인 신경세포체, 다른 세포에서 신호를 수신하는 가지돌기(dendrite, 또는 수상돌기), 그리고 다른 세포에 신호를 전달하는 축삭돌기(axon)이 그것이다. 하나의 뉴런을 구성하는 축삭돌기에서 다른 하나의 가지돌기 방향으로 자극이 전달되는데, 가지돌기와 축삭돌기 사이에 신호를 전달하는 부분을 시냅스(synapse)라고 한다.
하나의 뉴런은 시냅스를 통해 다른 뉴런과 신호를 주고받으면서 정보를 학습하고, 기억할 수 있다. 뉴런은 가지돌기를 통해 수신한 시냅스 전위들의 합이 임계전위보다 크면, 활동 전위를 발생시켜 다른 뉴런으로 신호를 전달할 수 있다. 뉴런과 다른 뉴런 사이의 시냅스의 연결강도에 따라 뉴런으로부터 전달되는 신호의 세기가 달라질 수 있는데, 시냅스의 연결강도가 조절되면 뉴런으로 전달되는 신호의 세기가 달라질 수 있고, 이로부터 정보의 학습 및 기억이 이루어질 수 있다.
뉴로모픽 시스템(neuromorphic system)은 생물학적 신경 세포의 정보 전달 및 처리 과정을 모방하여 구성된 반도체 회로이다. 뉴로모픽 시스템은 시냅스의 연결 강도에 대응하는 값인 시냅틱 가중치(synaptic weight)를 메모리에 저장하고, 저장된 시냅틱 가중치에 기초하여 신호 처리를 수행할 수 있으므로, 문자 인식, 음성 인식, 위험 인지 및 실시간 고속 신호처리 등에 활용될 수 있다.
종래의 폰노이만 컴퓨팅 방식은 메모리와 CPU가 직렬로 연결이 되어 있어 단순 수학 계산에는 용이하지만, 메모리와 CPU의 데이터 처리 속도 차이에 의해 발생하는 병목현상에 의해 아날로그 데이터의 처리가 어렵다는 단점이 있다. 여기서 아날로그 데이터는 실제로 아날로그 신호일 수도 있지만 복수의 레벨을 가지는 멀티 레벨 신호를 포함한다. 종래의 폰노이만 컴퓨팅 방식에 비해 뉴런과 시냅스로 구성이 되어 병렬로 데이터를 처리하는 뉴로모픽 컴퓨팅 방식이 아날로그 데이터를 처리하기에 효율적이다.
도 1은 종래의 뉴로모픽 시스템의 일부를 나타낸다.
도 1을 참조하면, 뉴로모픽 시스템을 구성하는 신경망(110)에 공급되는 복수의 전압준위를 가지는 펄스 형태의 복수의 입력전압(V1~Vn)의 전압과 시냅스 소자(W1,1 ~ Wn,4)의 컨덕턴스(conductance)의 곱인 전류(I1 ~ I4)로 변환되어 출력된다는 것을 알 수 있다.
도 2는 시냅스 소자의 전기특성을 나타낸다.
도 2를 참조하면, 이상적인 시냅스 소자의 전압-전류 특성은 좌측에 도시된 그래프의 직선과 같이 전압(V)이 증가함에 따라 전류(A)도 선형적으로 증가하는 것이지만, 실제 시냅스 소자의 전압-전류 특성은 좌측 하단에 도시된 포물선 형태가 된다. 특히, 이상적인 시냅스 소자는 입력전압(V)이 증가하더라도 컨덕턴스는 일정한 값(Wideal)을 유지하는 반면에, 실제 시냅스 소자의 입력전압에 따른 컨던턴스는 포물선의 형식으로 증가(W1)한다.
입력전압이 변함에 따라 시냅스 소자의 컨덕턴스가 변하게 되면, 입력전압에 대한 인식률이 감소할 수 밖에 없다.
대한민국 등록특허: 10-2078535호 (2020년 02월 12일)
본 발명이 해결하고자 하는 기술적 과제는, 멀티레벨을 가지는 펄스입력신호를 펄스의 폭을 변조하거나 펄스의 개수를 변화시키는 방식으로 변조한 후 입력신호(변환입력신호)로 사용하도록 하여, 시냅스 소자의 컨덕턴스 편차를 최소로 함으로써 시냅스 소자 기반의 신경망 회로에서 발생할 수 있는 인식률 에러를 예방할 수 있는 변환입력신호를 사용하는 신경망 회로를 제안하는 것에 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 변환 입력신호를 사용하는 신경망 회로는, 입력신호 변환회로, 신경망, 출력회로 및 컨트롤러를 포함한다.
상기 입력신호 변환회로는 제어신호 및 기준전압에 응답하여 멀티레벨 입력펄스신호를 PNM 또는 PWM 변환하여 변환입력신호를 생성한다. 상기 신경망은 복수의 시냅스 소자를 이용하여 상기 로 라인으로 인가되는 상기 변환입력신호를 칼럼 라인으로 전달한다. 상기 출력회로는 상기 신경망을 구성하는 상기 칼럼 라인의 일 단으로 전달되는 전류를 버퍼링한다. 상기 컨트롤러는 상기 입력신호 변환회로로 인가되는 멀티레벨 입력펄스신호에 대응하여 상기 제어신호를 생성하거나, 상기 기준전압의 전압준위를 결정한다.
본 발명에 따른 변환입력신호를 사용하는 신경망 회로는, 멀티레벨을 가지는 펄스입력신호를 펄스의 폭을 변조하거나 펄스의 개수를 변화시키는 방식으로 변조한 후 입력신호(변환입력신호)로 사용하도록 하여, 시냅스 소자의 컨덕턴스 편차를 최소로 함으로써 시냅스 소자 기반의 신경망 회로에서 발생할 수 있는 인식률 에러를 예방할 수 있는 장점이 있다.
도 1은 종래의 뉴로모픽 시스템의 일부를 나타낸다.
도 2는 시냅스 소자의 전기특성을 나타낸다.
도 3은 본 발명에 따른 변환 입력신호를 사용하는 신경망 회로에서 입력신호를 변환하는 방법을 설명한다.
도 4는 도 3에 도시된 방식으로 변환된 입력펄스신호를 사용하는 본 발명에 따른 신경망 회로의 일 실시 예를 나타낸다.
도 5는 입력신호 변환회로의 일 실시 예이다.
도 6은 입력신호 변환회로의 다른 일 실시 예이다.
도 7은 본 발명에서 사용하는 시냅스 소자의 예 및 전압-전류 특성을 나타낸다.
도 8은 본 발명의 효과의 시뮬레이션 결과이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시 예를 설명하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
설명의 편의를 위해, 본 발명에 따른 변환 입력신호를 사용하는 신경망 회로(이하 신경망 회로)에 설명하기 전, 아날로그 입력신호 또는 복수의 레벨을 가지는 멀티레벨 펄스신호를 변환하는 방법에 대해 설명한다.
도 3은 본 발명에 따른 변환 입력신호를 사용하는 신경망 회로에서 입력신호를 변환하는 방법을 설명한다.
도 3을 참조하면, 본 발명에서는 멀티레벨(V1, V2, V3)의 입력펄스신호(도 3의 최상부 신호)를 PWM(Pulse Width Modulation) 또는 PNM(Pulse Number Modulation) 방식 중 하나의 방식으로 변환하여 사용할 것을 제안한다.
도 3의 최상부에 도시된 신호는 실제 신경망에 인가되는 멀티레벨 입력펄스신호를 나타낸다. 여기서, 전압 준위는 V1<V2<V3가 되며, 설명의 편의를 위해 V2=2V1, V3=3V1 이라고 가정하고 설명한다. 직렬로 인가되는 전압준위가 다른 3개의 신호가 하나의 정보를 포함하고 있다.
도 3의 중간에 도시된 신호는 3개의 펄스(V1, V2, V3)를 포함하는 입력펄스신호를 PNM 방식으로 변환한 것으로, 서로 다른 전압준위를 가지는 3개의 신호로 구성되는 입력펄스신호(V1, V2, V3)를 동일한 전압준위를 가지는 6개의 펄스신호(V1)를 직렬로 나열한 신호로 변환하여 사용할 것을 제안한다. 그 이유에 대해서는 후술한다.
도 3의 최하부의 신호는 멀티레벨(V1, V2, V3)의 입력신호를 PWM방식으로 변환한 것이다. 서로 다른 전압준위를 가지는 3개의 신호로 구성되는 입력펄스신호(V1, V2, V3)를, 동일한 전압준위(V1)를 가지지만 펄스의 폭이 서로 다른 3개의 펄스신호(V1,2V1,3V1)로 변환하여 사용할 것을 제안한다.
시냅스 소자는 전압이 변함에 따라 컨덕턴스의 값도 따라 변하기 때문에, 서로 다른 전압준위(멀티레벨)를 가지는 입력펄스신호를 인가하였을 때의 인식률이 좋지 않는다는 것에 대해서는 이미 언급하였다. 본 발명은 이를 해소하기 위하여, 멀티레벨의 입력펄스신호를 단일의 전압준위를 가지는 변환기준신호(V1)를 이용하여 변환입력신호를 생성하고, 생성된 변환입력신호를 사용하도록 함으로써 실제 입력펄스신호의 전압준위와 무관하게 신경망에서의 컨덕턴스는 항상 동일하게 되도록 하였다.
도 4는 도 3에 도시된 방식으로 변환된 입력펄스신호를 사용하는 본 발명에 따른 신경망 회로의 일 실시 예를 나타낸다.
도 4를 참조하면, 본 발명에 따른 신경망 회로(400)는, 입력신호 변환회로(410), 신경망(420), 출력회로(430) 및 컨트롤러(440)를 포함한다.
입력신호 변환회로(410)는, 다른 말로 표현하면 아날로그 활성 함수 생성기(Analog Activation Function generator)로서, 도 3에 도시한 것과 같이, 다양한 전압준위(멀티레벨)를 가지는 입력펄스신호를 PNM 또는 PWM 방식으로 변환한 신호를 생성한다. 상부의 변환입력신호는 하나의 변환기준신호(1 x V1)를 포함하지만, 중간의 변환입력신호는 직렬로 연결된 2개의 변환기준신호(2 x V1)를 포함하며, 하부의 변환입력신호는 직렬로 연결된 3개의 변환기준신호(3 x V1)를 포함한다는 것을 알 수 있다. 3개의 변환입력신호의 생성과정에 대해서는 도 3에서 이미 설명하였다. 멀티레벨이라고 기재하였지만, 아날로그 형태의 신호도 변환의 대상이 된다. 이때에는 아날로그 신호에 대하여 샘플링 작업을 선행하여야 할 것이다.
복수의 펄스신호는, 실시 예에 따라, 각각 일정한 지연시간(Delay time)을 가진 펄스 트레인 형태(1)이거나, 복수의 펄스신호가 지연시간 없이 합쳐지고 듀티 싸이클이 변한 단일 펄스의 형태 중 하나의 형태(2)를 가지도록 할 수 있다.
신경망(420)은 입력신호 변환회로(410)로부터 출력되는 변환입력신호를 로 라인(421, row line, 수평 라인)으로 수신하고, 시냅스 소자(W1,1 ~ W3,3)를 이용하여 로 라인(421)으로 인가되는 변환입력신호를 칼럼 라인(422, column line, 수직 라인)으로 전달한다. 각각의 시냅스 소자는 전기적 특성이 동일한 소자를 배열한 것으로, 이를 설명하기 위하여 도 4에서는 W2,1=W1,1과 같이 표시하였다.
출력회로(430)는 신경망(420)을 구성하는 칼럼 라인(422)의 일 단으로 전달되는 전류를 버퍼링한다. 출력 전류의 버퍼링을 수행하는 장치는 다양하게 구현할 수 있는데, 도 4에는 하나의 실시 예로 액티브 소자로는 연산증폭기(operational amplifier)를 패시브 소자로는 커패시터를 사용하는 경우에 대해서 도시하였다. 출력회로(430)에서 출력되는 전류(I1, I2, I3)는 변환입력신호의 전압과 시냅스 소자(W1,1 ~ W3,3)의 컨덕턴스의 곱(multiply)의 결과이다.
컨트롤러(440)는 입력신호 변환회로(410)로 인가되는 멀티레벨 입력펄스신호에 대응하여 제어신호(S_con)를 생성하거나, 기준전압(Vref)의 전압준위를 결정한다. 제어신호(S_con) 및 기준전압(Vref)은 입력펄스신호의 변조방식에 따라 변하게 되며, PNM 방식 및 PWM 방식 중 하나를 선택하는 것은 사용자가 결정할 수도 있지만 실시 예에 따라서는 미리 설정되어 있는 프로그램에 따라 입력신호의 형태에 따라 컨트롤러(440) 자체에서 선택하도록 할 수도 있다. 제어신호(S_con) 및 기준전압(Vref)의 기능에 대해서는 도 5 및 도 6의 설명하였다.
도 5는 입력신호 변환회로의 일 실시 예이다.
도 5를 참조하면, 입력신호 변환회로(410)는 PNM 변환을 수행하며, 이를 위하여, 적분기(510) 및 PNM 변환기(520)를 구비한다.
적분기(510, integrator)는 멀티레벨 펄스신호(VIN)를 적분한다. 적분기(510)는 본 발명의 특유의 기술로 제안하는 것이 아니므로, 여기서는 자세하게 설명하지 않는다.
PNM 변환기(520)는 적분기(510)에서 출력되는 신호를 PNM 신호로 변환하는 기능을 수행하며, 포지티브 입력단자(+)에는 기준전압(Vref)이 인가되고 네거티브 입력단자(-)에 적분기(510)의 출력신호가 인가되는 비교기(521)와 제어신호(S_con)에 응답하여 비교기(521)의 출력신호를 스위칭하여 변환입력신호를 생성하는 스위치(522)로 구현할 수 있다. 스위치(522)의 스위칭 개수에 따라 펄스신호의 개수가 결정되는 것은 쉽게 이해할 수 있을 것이다. 비교기(521)로부터 출력되는 신호의 전압준위가 상술한 바와 같이 변환기준신호(V1)의 전압준위가 된다. PNM 변환기(520)를 구성하는 스위치(522)의 동작에 따라 생성되는 4가지 신호의 유형이 도 5의 오른쪽에 도시되어 있다.
도 6은 입력신호 변환회로의 다른 일 실시 예이다.
도 6을 참조하면, 입력신호 변환회로(410)는 PWM 변환을 수행하며, 이를 위하여, 적분기(610) 및 PWM 변환기(620)를 구비한다.
적분기(610)는 아날로그 또는 멀티레벨 펄스신호(VIN)를 누적시키는 회로이다. 도 5에서와 마찬가지로, 적분기(610)는 본 발명의 특유의 기술로 제안하는 것이 아니므로, 여기서는 자세하게 설명하지 않는다.
PWM 변환기(620)는 적분기(610)에서 출력되는 신호를 PWM 신호로 변환하는 기능을 수행하며, 포지티브 입력단자(+)에는 기준전압(Vref)이 인가되고 네거티브 입력단자(-)에 적분기(610)의 출력신호가 인가되며 출력단자가 변환입력신호를 생성하는 비교기(621)로 구현할 수 있다. 비교기(621)에서 출력되는 신호의 전압준위는 상술한 바와 같이 변환기준신호(V1)의 전압준위가 될 것이다.
도 6의 가장 오른쪽에 도시된 그림을 참조하면, 적분기(610)에서 출력되는 신호(검은색 포물선 신호)는 비교기(621)의 포지티브 입력단자(+)에 인가되는 기준전압(Vref)의 전압준위에 따라 펄스의 폭이 다양한 형태의 신호로 변환된다는 것을 알 수 있다. 기준전압(Vref)의 전압준위가 높을수록 비교기(621)에서 생성되는 펄스신호의 폭이 좁고, 기준전압(Vref)의 전압준위가 낮을수록 비교기(621)에서 생성되는 펄스신호의 폭이 넓다는 것을 알 수 있다.
도 5에서 스위치(522)가 계속하여 턴 온 상태 즉 단락 상태를 유지한다면, 도 6에 도시된 실시 예와 동일하게 되어 PNM 신호를 생성할 수 있다.
도 7은 본 발명에서 사용하는 시냅스 소자의 예 및 전압-전류 특성을 나타낸다.
도 7을 참조하면, 본 발명에서는 시냅스 소자로 멤리스터(Memristor)를 사용할 것을 제안하며, 멤리스터는 전압이 약 3V(Volts) 까지는 전류의 크기가 일정하지만, 3V가 넘어가면 전류가 포물선의 형태로 증가하는 특징이 있다.
따라서, 도 5 및 도 6의 가장 오른쪽에 도시된 PNM 펄스 신호 및 PWM 펄스신호의 최대 전압준위는 최대 3V를 넘지 않도록 하는 것이 바람직하다. 이는 변환입력신호의 전압준위가 어느 정도 변하더라도 전류의 값의 변화가 없으므로, 이에 따라 시냅스 소자의 컨덕턴스의 변화도 전압의 변화에만 영향을 받을 수 있도록 하기 위함이다.
여기서 멤리스터(Memristor)는 메모리(Memory)와 저항(Resistor)의 합성어로, 비선형 수동소자를 의미하며, 여러 회로에서 사용중인 소자이다.
상기의 설명에서는 시냅스 소자로 멤리스터를 사용하는 것으로 기재하였지만, phase change RAM, Resistive RAM, Magnetic RAM, Ferroelectric RAM, Electrochemical RAM 등 저항을 선택적으로 바꿀 수 있는 멤리스티브 소자라면 그 어떠한 것도 사용할 수 있다.
도 8은 본 발명의 효과의 시뮬레이션 결과이다.
도 8을 참조하면, 모두 4종류의 입력신호(S1~S4)가 인가될 때의 출력회로(430)의 검출전압을 나타내며, S1은 비선형 디바이스를 시냅스 소자로 사용하는 종래의 신호에 대한 출력신호이고, S2는 이상적인 선형 디바이스를 시냅스 소자로 사용하는 종래의 신호에 대한 출력신호이며, S3는 PWM 방식의 입력신호를 비선형 디바이스를 시냅스 소자로 사용하는 본 발명에 따른 신경망 회로의 출력신호이고, S4는 PNM 방식의 입력신호를 비선형 디바이스를 시냅스 소자로 사용하는 본 발명에 따른 신경망 회로의 출력신호이다. 수평으로 그어진 선은 이상적인 출력신호의 예를 나타낸다.
도 8을 참조하면, 본 발명에 따른 PWM 방식 또는 PNM 방식으로 변환한 신호를 사용한 경우(S3, S4)는 모두 비선형 디바이스를 시냅스 소자로 사용한 결과인데, S2로 표시한 바와 같이 이상적인 선형 디바이스를 시냅스 소자로 사용한 예의 출력과 거의 동일하다는 것을 알 수 있다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 기술자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방 가능함은 명백한 사실이다.
110: 신경망 회로
410: 입력신호 변환회로
420: 신경망
430: 출력회로
440: 컨트롤러

Claims (5)

  1. 제어신호 및 기준전압에 응답하여 멀티레벨 입력펄스신호를 PNM 또는 PWM 변환하여 변환입력신호를 생성하는 입력신호 변환회로;
    복수의 시냅스 소자를 이용하여 상기 로 라인으로 인가되는 상기 변환입력신호를 칼럼 라인으로 전달하는 신경망;
    상기 신경망을 구성하는 상기 칼럼 라인의 일 단으로 전달되는 전류를 버퍼링하는 출력회로; 및
    상기 입력신호 변환회로로 인가되는 멀티레벨 입력펄스신호에 대응하여 상기 제어신호를 생성하거나, 상기 기준전압의 전압준위를 결정하는 컨트롤러; 를
    포함하는 변환입력신호를 사용하는 신경망 회로.
  2. 제1항에서,
    상기 시냅스 소자 각각은 전기적 특성이 동일한 변환입력신호를 사용하는 신경망 회로.
  3. 제1항에서, 상기 입력신호 변환회로는,
    멀티레벨 입력펄스신호를 누적하는 적분기; 및
    포지티브 입력단자에는 상기 기준전압이 인가되고 네거티브 입력단자에 상기 적분기의 출력신호가 인가되며 상기 변환입력신호를 출력하는 비교기를 구비하는 PWM 변환기; 를
    구비하는 변환입력신호를 사용하는 신경망 회로.
  4. 제1항에서, 상기 입력신호 변환회로는,
    멀티레벨 입력펄스신호를 누적하는 적분기; 및
    상기 적분기에서 출력되는 신호를 PNM 신호로 변환하는 기능을 수행하며,
    포지티브 입력단자에는 상기 기준전압이 인가되고 네거티브 입력단자에 상기 적분기의 출력신호가 인가되는 비교기와 상기 제어신호에 응답하여 상기 비교기의 출력신호를 스위칭하여 상기 입력변환신호를 생성하는 스위치를 포함하는 PNM 변환기; 를
    구비하는 변환입력신호를 사용하는 신경망 회로.
  5. 제4항에서, 상기 PNM 변환기에서 출력되는 신호에서,
    복수의 펄스신호는 각각 일정한 지연시간을 가진 펄스 트레인 형태이거나, 복수의 펄스신호가 지연시간 없이 합쳐진 단일 펄스의 형태 중 하나의 형태를 가지는 변환입력신호를 사용하는 신경망 회로.
KR1020200037142A 2020-03-26 2020-03-26 변환입력신호를 사용하는 신경망 회로 KR102488174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200037142A KR102488174B1 (ko) 2020-03-26 2020-03-26 변환입력신호를 사용하는 신경망 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200037142A KR102488174B1 (ko) 2020-03-26 2020-03-26 변환입력신호를 사용하는 신경망 회로

Publications (2)

Publication Number Publication Date
KR20210120440A true KR20210120440A (ko) 2021-10-07
KR102488174B1 KR102488174B1 (ko) 2023-01-16

Family

ID=78114847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200037142A KR102488174B1 (ko) 2020-03-26 2020-03-26 변환입력신호를 사용하는 신경망 회로

Country Status (1)

Country Link
KR (1) KR102488174B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230080881A (ko) * 2021-11-30 2023-06-07 한국과학기술연구원 멤리스티브 소자의 비선형성 보상 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131985A (ko) * 2004-03-15 2006-12-20 컬러 키네틱스 인코포레이티드 전력 제어 방법 및 장치
KR20100098471A (ko) * 2009-02-28 2010-09-07 울산대학교 산학협력단 Ｆｐｇａ를 사용한 멀티-레벨 인버터 ｐｗｍ 발생장치
KR20190007143A (ko) * 2017-07-11 2019-01-22 한국전자통신연구원 뉴로모픽 연산 장치
KR102078535B1 (ko) 2017-07-20 2020-02-19 삼성전자 주식회사 뉴럴 네트워크

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131985A (ko) * 2004-03-15 2006-12-20 컬러 키네틱스 인코포레이티드 전력 제어 방법 및 장치
KR20100098471A (ko) * 2009-02-28 2010-09-07 울산대학교 산학협력단 Ｆｐｇａ를 사용한 멀티-레벨 인버터 ｐｗｍ 발생장치
KR20190007143A (ko) * 2017-07-11 2019-01-22 한국전자통신연구원 뉴로모픽 연산 장치
KR102078535B1 (ko) 2017-07-20 2020-02-19 삼성전자 주식회사 뉴럴 네트워크

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230080881A (ko) * 2021-11-30 2023-06-07 한국과학기술연구원 멤리스티브 소자의 비선형성 보상 회로

Also Published As

Publication number Publication date
KR102488174B1 (ko) 2023-01-16

Similar Documents

Publication Publication Date Title
JP7047062B2 (ja) 神経形態学的処理装置
US5004932A (en) Unit circuit for constructing a neural network and a semiconductor integrated circuit having the same
Pershin et al. Experimental demonstration of associative memory with memristive neural networks
Hinton et al. Learning representations by recirculation
CN108268938B (zh) 神经网络及其信息处理方法、信息处理系统
Covi et al. HfO2-based memristors for neuromorphic applications
JP2021507349A (ja) 抵抗処理ユニット・アレイのクロスポイント・デバイスに重みを記憶するための方法、そのクロスポイント・デバイス、ニューラル・ネットワークを実施するためのクロスポイント・アレイ、そのシステム、およびニューラル・ネットワークを実施するための方法
US20180285721A1 (en) Neuromorphic device including a synapse having a variable resistor and a transistor connected in parallel with each other
CN110428050B (zh) 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路
Indiveri Neuromorphic bisable VLSI synapses with spike-timing-dependent plasticity
GB2251328A (en) Multi-layer neural network employing multiplexed output neurons
US20190279079A1 (en) Neuromorphic system with transposable memory and virtual look-up table
JP7427015B2 (ja) スパイキング・ニューラル・ネットワーク用のスパイキング・シナプス素子
AU2017348347A1 (en) Memristive learning for neuromorphic circuits
KR102488174B1 (ko) 변환입력신호를 사용하는 신경망 회로
US20200327401A1 (en) Computing circuitry
KR20170080431A (ko) 뉴로모픽 소자 및 뉴로모픽 소자의 저항 변화율을 조절하는 방법
Šuch et al. Passive memristor synaptic circuits with multiple timing dependent plasticity mechanisms
US20210232900A1 (en) On-chip training neuromorphic architecture
US10558910B2 (en) Neuromorphic device and method of adjusting a resistance change ratio thereof
KR102420362B1 (ko) 뉴로모픽 연산 장치
US11017293B2 (en) Method of programming an artificial neuron network
Daddinounou et al. Synaptic control for hardware implementation of spike timing dependent plasticity
US20220147796A1 (en) Circuit and method for spike time dependent plasticity
KR102480434B1 (ko) 선형 전류-전압 특성의 시냅스 소자 및 신경망 회로

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant