KR20100098471A

KR20100098471A - Ｆｐｇａ를 사용한 멀티-레벨 인버터 ｐｗｍ 발생장치

Info

Publication number: KR20100098471A
Application number: KR1020090017335A
Authority: KR
Inventors: 전태원; 이홍희; 김흥근; 노의철
Original assignee: 울산대학교 산학협력단
Priority date: 2009-02-28
Filing date: 2009-02-28
Publication date: 2010-09-07
Also published as: KR101052275B1

Abstract

멀티-레벨 인버터가 개시된다. 본 멀티-레벨 인버터는, 복수의 스위치 소자를 포함하며, 복수의 스위치 소자의 스위칭 동작에 따라 각각 9개 레벨을 갖는 3상 출력전압을 생성하는 스위치부, 출력전압에 대한 벡터 제어를 수행하여, 3상 기준 전압값을 생성하는 벡터 제어부, 및, FPGA(Field Programmable Gate Array)로 구현되며, 3상 기준 전압값에 따라, 복수의 스위치 소자에 대한 PWM 제어를 수행하는 PWM 제어부를 포함한다. 이에 따라, 9 레벨을 갖는 3상 출력전압을 생성하는 복수의 스위치 소자에 대한 벡터 제어 및 PWM 제어를 용이하게 수행할 수 있다.

멀티-레벨 인버터, FPGA, DSP, 벡터제어, PWM 발생

Description

ＦＰＧＡ를 사용한 멀티-레벨 인버터 ＰＷＭ 발생장치{APPARATUS FOR PWM GENERATOR OF MULTI-LEVEL INVERTER USING FPGA}

본 발명은 멀티-레벨 인버터에 관한 것으로, 더욱 상세하게는 9개 레벨을 갖는 3상 출력전압을 생성하는 멀티레벨 인버터에 대해서 벡터제어 및 복수의 스위치 소자에 대한 PWM 제어를 수행할 수 있는 FPGA를 사용한 멀티-레벨 인버터 PWM 발생장치에 관한 것이다.

최근 산업설비의 대용량화 추세와 고압화에 따라 고압 대용량 인버터 시스템에 대한 수요가 증가하고 있으며, 전력용 반도체 소자의 제한된 정격을 극복할 수 있는 멀티레벨 인버터에 대한 연구가 지속적으로 이루어져 왔다.

멀티레벨 인버터(multi-level inverter)는 기존의 2-레벨 인버터에 비해 직렬 연결된 소자를 사용할 때 발생하는 스위치 소자의 차단 전압 불균형 문제가 발생하지 않으며, 동일한 스위칭 주파수에서 출력 전압 파향을 정형파에 가깝게 만들어 고조파 성분을 상당히 감소시킬 수 있고, 전압 변화율을 감소시켜 전자파 간섭현상을 줄일 수 있는 장점이 있다.

멀티레벨 인버터는 크게 플로팅 상태의 분리된 커패시터를 이용하여 출력 레 벨을 형성하는 플라잉 커패시터(Flying Capacitor)형, 다이오드 클램프 방식을 적용하여 출력 레벨을 형성하는 다이오드 클램프(Diode Clamped)형, 절연된 풀-브리지 형태를 모듈화하여 결합시킨 H-브리지(H-bridge)형의 세가지로 구분할 수 있다.

이러한 멀티레벨 인버터의 레벨 수를 증가하게 되면, 고조파 왜곡을 감소시키면서 출력 전압의 크기를 증가시킬 수 있게 된다. 그러나, 멀티레벨 인버터의 레벨 수 증가는 PWM 제어를 수행하여야 하는 스위치 소자의 수를 증가시킨다는 점에서 PWM 신호 생성 회로의 설계를 더욱 복잡하게 한다.

특히, 다이오드 클램프형 멀티레벨 인버터에 있어서, 각 레벨 생성을 위해서는 다수의 커패시터가 구비되며, 이들 커패시터의 전압 균형을 위해서는 더욱 복잡한 PWM 제어가 필요하다는 점에서 9 레벨을 갖는 멀티레벨 인버터를 구현하기 용이하지 않았다.

또한, 반도체 전력 회로 제어용으로 많이 사용되고 있는 DSP(Digital Signal Processor)에서 지원할 수 있는 PWM 채널 수는 제한적이어서, 9 레벨 이상의 멀티레벨 인버터를 용이하게 제어할 수 있는 방법이 요구되었다.

따라서, 본 발명의 목적은 9개 레벨을 갖는 3상 출력전압을 생성하는 멀티레벨 인버터에 대한 벡터 제어 및 PWM 제어를 수행할 수 있는 FPGA를 사용한 멀티-레벨 인버터 PWM 발생장치에 관한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명에 의한 멀티-레벨 인버터는, 복수의 스위치 소자를 포함하며, 상기 복수의 스위치 소자의 스위칭 동작에 따라 각각 9개 레벨을 갖는 3상 출력전압을 생성하는 스위치부, 상기 3상 출력전압에 대한 벡터 제어를 수행하여, 3상 기준 전압값을 생성하는 벡터 제어부, 및, FPGA(Field Programmable Gate Array)로 구현되며, 상기 3상 기준 전압값에 따라, 상기 복수의 스위치 소자에 대한 PWM 제어를 수행하는 PWM 제어부를 포함한다.

이 경우, 상기 스위치부는, 상기 3상 출력 전압을 생성하기 위한 3개의 셀을 포함하며, 상기 3개의 셀 각각은, 직렬 연결된 두 개의 단위 셀을 포함하는 것이 바람직하다.

이 경우, 상기 단위 셀은, 3 레벨을 갖는 출력 전압을 생성하는 다이오드 클램프 인버터이며, 상기 3개의 셀 각각은 상기 두 개의 단위 셀의 출력 전압의 조합에 따라 9 레벨을 갖는 출력 전압을 생성하는 것이 바람직하다.

한편, 상기 3개의 셀 각각은, 직렬 연결된 제1 내지 제4 스위치 소자로 이루어진 제1 스위치 그룹, 직렬 연결된 제5 내지 제8 스위치 소자로 이루어지며 상기 제1 스위치 그룹과 나란히 배치되는 제2 스위치 그룹, 직렬 연결된 제9 내지 제12 스위치 소자로 이루어진 제3 스위치 그룹, 및, 직렬 연결된 제13 내지 제16 스위치 소자로 이루어지며 상기 제3 스위치 그룹과 나란히 배치되는 제4 스위치 그룹을 포함하며, 상기 제1 및 제2 스위치 그룹은 제1 단위 셀을 이루고, 상기 제3 및 제4 스위치 그룹은 상기 제1 단위 셀과 직렬 연결되는 제2 단위 셀을 이루는 것이 바람직하다.

이 경우, 상기 3개의 셀 각각은, 상기 제1, 2, 7, 8, 9, 10, 15, 16 스위치 소자가 온되면 제1 레벨, 상기 제2, 3, 7, 8, 9, 10, 15, 16 스위치 소자가 온되면 제2 레벨, 상기 제2, 3, 7, 6, 9, 10, 15, 16 스위치 소자가 온되면 제3 레벨, 상기 제2, 3, 6, 7, 10, 11, 15, 16 스위치 소자가 온되면 제4 레벨, 상기 제2, 3, 6, 7, 10, 11, 14, 15 스위치 소자가 온되면 제5 레벨, 상기 제2, 3, 6, 7, 10, 11, 13, 14 스위치 소자가 온되면 제6 레벨, 상기 제2, 3, 6, 7, 11, 12, 13, 14 스위치 소자가 온되면 제7 레벨, 상기 제2, 3, 5, 6, 11, 12, 13, 14 스위치 소자가 온되면 제8 레벨, 상기 제3, 4, 5, 6, 11, 12, 13, 14 스위치 소자가 온되면 제9 레벨을 형성하여 총 9개의 출력전압을 생성하는 것이 바람직하다.

한편, 상기 제1과 제3 스위치 소자, 상기 제2와 제4 스위치 소자, 상기 제5와 제7 스위치 소자, 상기 제6과 제8스위치 소자, 상기 제9와 제11스위치 소자, 상기 제10과 제12 스위치 소자, 상기 제13과 제15 스위치 소자, 상기 제14와 제16스위치 소자는 하나의 쌍을 이루며, 하나의 스위치 소자의 온 동작시에 다른 하나의 스위치 소자는 오프 동작하는 것이 바람직하다.

한편, 상기 벡터 제어부는, 샘플링 시간마다 상기 3상 출력 전압에 대한 벡터 제어를 수행하여, 각 상에 대한 기준 전압값을 생성하고, 생성된 기준 전압값을 순차적으로 상기 PWM 제어부에 전달하는 것이 바람직하다.

한편, 상기 벡터 제어부는, 기준 전압값을 나타내는 13비트의 기준 전압값 비트 및 상기 기준 전압값이 적용될 상을 나타내는 3비트의 선택비트를 포함하는 16비트 데이터를 생성하여 상기 PWM 제어부에 전달하는 것이 바람직하다.

이 경우, 상기 벡터 제어부는, 상기 기준 전압값 비트는 상기 선택비트의 동작 시간 및 상기 선택비트의 동작 시간 전후로 기설정된 시간 동안 기준 전압값 데이터를 유지하는 것이 바람직하다.

이 경우, 상기 선택비트의 동작 시간은 1㎲인 것이 바람직하다.

한편, 상기 PWM 제어부는, 상기 3비트의 선택 비트 중 어느 하나의 비트가 오프(off)되는 경우, 상기 13비트의 기준 전압값 비트를 상기 오프되는 비트에 대응되는 상에 대한 기준 전압값으로 독취하는 것이 바람직하다.

한편, 상기 PWM 제어부는, 외부 클럭 주파수에 대응하는 기본 반송신호를 생성하고, 상기 생성된 기본 반송신호를 기초로, 상기 반송신호와 동상인 M-밴드 반송신호와, 180도 위상차를 갖는 W-밴드 반송신호를 생성하는 반송신호 생성부, 상기 생성된 M-밴드 반송신호, W-밴드 반송신호의 레벨을 조정하여 8개의 반송신호를 생성하는 8 레벨 시프트부, 및, 상기 생성된 8개의 반송신호와 상기 벡터 제어부로부터 수신된 3상 기준전압을 비교하여 상기 스위치부의 스위치 소자 각각에 대한 PWM 신호를 생성하는 비교기를 포함하는 것이 바람직하다.

이 경우, 상기 PWM 제어부는, 상기 스위치부의 과전류를 검출하며, 과전류가 검출되면 상기 비교기의 PWM 신호 생성을 정지하는 보호부를 더 포함할 수 있다.

한편, 상기 기본 반송신호는, 5kHz 클럭을 갖는 삼각파인 것이 바람직하다.

한편, 상기 벡터 제어부는, DSP(Digital Signal Processor)로 구현되는 것이 바람직하다.

이하 첨부된 도면들을 참조하여 본 발명의 일시 예를 더욱 상세하게 설명한다.

도 1은 본 발명의 일 실시예에 따른 멀티레벨 인버터의 구성을 나타내는 블록도이다. 도 1을 참고하면, 본 전력 변환기는 입력부(110), 스위치부(120), 출력부(130), PWM 제어부(140) 및 벡터 제어부(150)를 포함한다.

입력부(110)는 스위치부(120)에 대한 직류 전원을 공급한다. 구체적으로, 입력부(110)는 스위치부(120)의 각각의 단위 셀 단위로 별도의 직류 전원을 공급할 수 있다. 구현시에 입력부(110)는 3상 교류 전원을 입력받으며, 입력된 교류 전원에 대해서 변압, 정류 및 평활을 수행하여, 스위치부(120)에 직류 전원을 공급하는 형태로 구현될 수 있으며, 하나의 직류 전원을 이용하여 스위치부(120)에 직류 전원을 공급하는 형태로도 구현될 수 있다.

스위치부(120)는 복수의 스위치 소자를 포함하며, 복수의 스위치 소자의 스위칭 동작에 따라 각각 9개 레벨을 갖는 3상 출력전압을 생성한다. 구체적으로, 스위치부(120)는 3상 출력 전압을 생성하기 위한 3개의 셀을 포함하며, 3개의 셀 각각은 직렬 연결된 단위 셀을 포함할 수 있다. 여기서 단위 셀은 3 레벨을 갖는 출력 전압을 생성하는 다이오드 클램프 인버터이며, 3개의 셀 각각은 두 개의 단위 셀의 출력 전압의 조합에 따라 9개 레벨을 갖는 출력 전압을 생성할 수 있다. 스위치부(120)의 구체적인 구성 및 동작에 대해서는 도 2, 도 3 및 도 5를 참고하여 이하에서 설명한다.

도 2는 도 1의 스위치부(120)의 구성을 구체적으로 나타내는 회로 블록도이 다.

도 2를 참고하면, 전원부(110)는 교류 입력단으로부터 △-△와 △-Y 결선을 이용하여 연결되며, 다이오드 정류기를 걸쳐 각 단위 셀로 독립된 직류 전원을 공급한다.

스위치부(120)는 전원부(110)로부터 단위 셀 별로 각각 독립된 직류 전원을 공급받으며, 2개의 단위 셀이 직렬 연결되어 한 상에 대한 9 레벨을 갖는 출력 전압을 생성한다. 하나의 셀에 대한 스위치부(120)의 회로 구성을 도 3을 참고하여 이하에서 설명한다.

도 3은 하나의 셀에 대한 스위치부(120) 구성을 나타내는 회로도이다.

도 3을 참고하면, 하나의 셀은 3 레벨을 갖는 출력 전압을 생성하는 다이오드 클램프 인버터로 구성되는 단위 셀 두 개가 직렬 연결된 형태이다. 구체적으로, 하나의 단위 셀(A1)은 직류 전원(CA1), 2 개의 커패시터(CA11, CA12), 4개의 다이오드, 및 8개의 스위치 소자(TA11+(제1 스위치), TA12+(제2스위치), TA11-(제3 스위치), TA12-(제4 스위치), TB11+(제 5 스위치), TB12+(제6 스위치), TB11-(제7 스위치, TB12-(제8 스위치))를 포함한다.

여기서 직류 전원(CA1)은 전원부(110)로부터 공급되는 독립적인 직류 전원이다. 그리고 제1, 제2 커패시터(CA11, CA12)는 직류 전원(CA1)과 직렬 연결되며, 직류 전원(CA1)를 전압 분배한다. 따라서, 직류 전원(CA1)의 직류 전원 전압이 2E인 경우, 제1 커패시터(CA11)와 제2 커패시터(CA12)는 직류 전원을 각각 전압 E로 분배한다.

그리고, 하나의 단위 셀(A1)에 포함되는 8개의 스위치 소자는, 제1 스위치(TA11+), 제2 스위치(TA12+), 제3 스위치(TA11-), 제4 스위치(TA12-)가 직렬 연결되어 제1 스위치 그룹을 이루며, 제5 스위치(TB11+), 제6 스위치(TB12+), 제7 스위치(TB11-), 제8 스위치(TB12-)가 직렬 연결되어 제2 스위치 그룹을 이룬다. 여기서, 제1 스위치 그룹 및 제2 스위치 그룹의 중간 노드는 출력단을 갖으며, 제1 스위치 그룹의 중간 노드, 즉, 제2 스위치(TA12+)와 제3 스위치(TA11-)가 만나는 노드는 A상에 대한 9 레벨 출력 전원(Va)을 출력하는 노드이고, 제 2 스위치 그룹의 중간 노드, 즉 제6 스위치(TB12+)와 제7스위치(TB11-)가 만나는 노드는 단위 셀(A2)와 직렬 연결되는 노드이다. 구현시에 제1 스위치 그룹의 중간 노드와 제2 스위치 그룹의 중간 노드의 역할은 상호 변경되는 형태로 구현될 수 있다.

그리고, 단위 셀(A2) 또한, 하나의 직류 전원(CA2), 2 개의 커패시터(CA21, CA22), 4개의 다이오드, 및 8개의 스위치 소자(TA21+(제9 스위치), TA22+(제10 스위치), TA21-(제11 스위치), TA22-(제12 스위치), TB21+(제13 스위치), TB22+(제14 스위치), TB21-(제15 스위치, TB22-(제16 스위치))를 포함한다.

여기서 직류 전원(CA2)은 전원부(110)로부터 공급되는 독립적인 직류 전원이다. 그리고, 제3, 제4 커패시터(CA21, CA22)는 직류 전원(CA2)과 직렬 연결되며, 직류 전원(CA2)을 전압 분배한다. 따라서, 직류 전원(CA2)의 직류 전원 전압이 2E인 경우, 제3 커패시터(CA21)과 제4 커패시터(CA22) 각각은 전압 분배하여 전압 E를 갖는다.

그리고, 단위 셀(A2)에 포함되는 8개의 스위치 소자는, 제9 스위치(TA21+), 제10 스위치(TA22+), 제11 스위치(TA21-), 제12 스위치(TA22-)가 직렬 연결되어 제3 스위치 그룹을 이루며, 제13 스위치(TB21+), 제14 스위치(TB22+), 제15 스위치(TB21-), 제16 스위치(TB22-)가 직렬 연결되어 제4 스위치 그룹을 이룬다. 그리고, 제3 스위치 그룹의 중간 노드, 즉, 제10 스위치(TA22+)와 제11 스위치(TA21-)가 만나는 노드는 단위 셀(A1)의 제2 스위치 그룹의 중간 노드와 연결된다. 그리고, 제4 스위치 그룹의 중간 노드, 즉, 제14 스위치(TB22+)와 제15 스위치(TB21-)가 만나는 노드는 다른 상의 단위 셀(B2, C2)와 연결되어 중성점을 형성한다.

이하에서는 A상에 대한 출력 전압을 생성하는 2개의 단위 셀(A1, A2)의 스위치 소자에 따른 출력 전원의 형태를 도 5를 참고하여 설명한다.

도 5는 본 실시예에 따른 멀티-레벨 인버터(100)의 스위칭 패턴도이다.

도 5를 참고하면, 제1스위치(TA11+)와 제3 스위치(TA11-), 제2 스위치(TA12+)와 제4 스위치(TA12-), 제5 스위치(TB11+)와 제7 스위치(TB11-), 제6 스위치(TB12+)와 제8 스위치(TB12-), 제9 스위치(TA21+)와 제11 스위치(TA21-), 제10 스위치(TA22+)와 제12 스위치(TA22-), 제13 스위치(TB21+)와 제15 스위치(TB21-), 제14 스위치(TB22+)와 제16 스위치(TB22-) 각각은 하나의 쌍을 이루며, 하나의 스위치 소자가 온 동작시에 하나의 스위치 소자는 오프 동작으로 동작하는 것을 알 수 있다.

따라서, 제1스위치(TA11+), 제2 스위치(TA12+), 제7 스위치(TB11-), 제8 스위치(TB12-), 제9 스위치(TA21+), 제10 스위치(TA22+), 제15 스위치(TB21-), 제16 스위치(TB22-)가 온되면, 나머지 스위치 소자인 제3 스위치(TA11-), 제4 스위 치(TA12-), 제5 스위치(TB11+), 제6 스위치(TB12+), 제11 스위치(TA21-), 제12 스위치(TA22-), 제13 스위치(TB21+), 제14 스위치(TB22+)가 오프되면서, 4개의 커패시터 전압(E11, E12, E21, E22)이 전부 사용되어 4E의 출력 전압(1 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제7스위치(TB11-), 제8 스위치(TB12-), 제9 스위치(TA21+), 제10 스위치(TA22+), 제15 스위치(TB21-), 제16스위치(TB22-)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제5 스위치(TB11+), 제6 스위치(TB12+), 제11 스위치(TA21-), 제12 스위치(TA22-), 제13 스위치(TB21+), 제14스위치(TB22+)가 오프되면서, 3개의 커패시터 전압(E12, E21, E22)이 사용되어 3E의 출력 전압(2 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제6 스위치(TB12+), 제7 스위치(TB11-), 제9 스위치(TA21+), 제10 스위치(TA22+), 제15 스위치(TB21-), 제16 스위치(TB22-)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제5 스위치(TB11+), 제8 스위치(TB12-), 제11 스위치(TA21-), 제12 스위치(TA22-), 제13 스위치(TB21+), 제14스위치(TB22+)가 오프되면서, 2개의 커패시터 전압(E21, E22)이 사용되어 2E의 출력 전압(3 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제6 스위치(TB12+), 제7 스위치(TB11-), 제10 스위치(TA22+), 제11 스위치(TA21-), 제15 스위치(TB21-), 제16 스위치(TB22-)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제5스위치(TB11+), 제8 스위치(TB12-), 제9 스위치(TA21+), 제12 스위 치(TA22-), 제13 스위치(TB21+), 제14 스위치(TB22+)가 오프되면서, 1개의 커패시터 전압(E22)만 사용되어 E의 출력 전압(4 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제6 스위치(TB12+), 제7스위치(TB11-), 제10 스위치(TA22+), 제11 스위치(TA21-), 제14 스위치(TB22+),제15 스위치(TB21-)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제5스위치(TB11+), 제8 스위치(TB12-), 제9 스위치(TA21+), 제12 스위치(TA22-), 제13 스위치(TB21+), 제16 스위치(TB22-)가 오프되면서, 사용되는 커패시터 전압이 없게 되어 0 출력 전압(5 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제6 스위치(TB12+), 제7스위치(TB11-), 제10 스위치(TA22+), 제11 스위치(TA21-), 제13 스위치(TB21+), 제14 스위치(TB22+)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제5스위치(TB11+), 제8 스위치(TB12-), 제9 스위치(TA21+), 제12 스위치(TA22-), 제16스위치(TB22-), 제13 스위치(TB21-)가 오프되면서, 1개의 커패시터 전압(E21)만 사용되어 -E의 출력 전압(6 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제6 스위치(TB12+), 제7스위치(TB11-), 제11 스위치(TA21-), 제12 스위치(TA22-), 제13 스위치(TB21+), 제14 스위치(TB22+)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제5스위치(TB11+), 제8 스위치(TB12-), 제9 스위치(TA21+), 제10 스위치(TA22+), 제16스위치(TB22-), 제13 스위치(TB21-)가 오프되면서, 2개의 커패시터 전압(E21, E22)기 사용되어 -2E의 출력 전압(7 레벨)을 갖게 된다.

그리고, 제2 스위치(TA12+), 제3 스위치(TA11-), 제5스위치(TB11+), 제6 스위치(TB12+), 제11 스위치(TA21-), 제12 스위치(TA22-), 제13 스위치(TB21+), 제14 스위치(TB22+)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제4 스위치(TA12-), 제7스위치(TB11-), 제8 스위치(TB12-), 제9 스위치(TA21+), 제10 스위치(TA22+), 제13 스위치(TB21-), 제16 스위치(TB22-)가 오프되면서, 3개의 커패시터 전압(E11, E21, E22)이 사용되어 -3E의 출력 전압(8 레벨)을 갖게 된다.

마지막으로, 제3 스위치(TA11-), 제4 스위치(TA12-), 제5스위치(TB11+), 제6 스위치(TB12+), 제11 스위치(TA21-), 제12 스위치(TA22-), 제13 스위치(TB21+), 제14 스위치(TB22+)가 온되면, 나머지 스위치 소자인 제1 스위치(TA11+), 제2 스위치(TA12+), 제7스위치(TB11-), 제8 스위치(TB12-), 제9 스위치(TA21+), 제10 스위치(TA22+), 제16스위치(TB22-), 제13 스위치(TB21-)가 오프되면서, 4개의 커패시터 전압(E11, E12, E21, E22)이 사용되어 -4E의 출력 전압(9 레벨)을 갖게 된다.

이상과 같이 본원의 복수의 스위치 소자는 직렬 연결된 스위치 그룹별로 2개의 스위치 소자가 하나의 쌍을 이루며, 하나의 스위치 소자가 온 동작시에 다른 스위치 소자는 오프 동작 수행하게 되어, 단위 셀에 구비되는 두 커패시터의 전압을 사용하는 구간은 균등하게 조정할 수 있게 된다.

또한, 상술한 바와 같이 16개의 스위치 소자를 순차적으로 제어함으로써 +4E, +3E, +2E, +E, 0, -E, -2E, -3E, -4E의 9개 레벨의 전압값을 출력할 수 있다.

PWM 제어부(140)는 FPGA(Field Programmable Gate Array)로 구현되며, 3상 기준 전압값에 따라, 복수의 스위치 소자에 대한 PWM 제어를 수행한다. 구체적으 로, PWM 제어부(140)는 반송신호 생성부(141), 8 레벨 시프트부(142), 기준 전압값 분류부(143), 비교기(144), 및 보호부(145)로 구현될 수 있다. PWM 제어부(140)의 구체적인 구성은 도 4를 참고하여 이하에서 설명한다. 여기서 FPGA(Field Programmable Gate Array)란, 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자로, PWM 제어부(140)를 FPGA로 구현함에 따라, ASIC 기술 등과 비교하여 상대적으로 짧은 시간 내에 개발할 수 있으며, 설계의 유연성 또한 가질 수 있게 된다.

도 4는 도 1의 PWM 제어부(140)의 구성을 구체적으로 도시한 블록도이다. 도 4를 참고하면, PWM 제어부(140)는 반송신호 생성부(141), 8 레벨 시프트부(142), 기준 전압값 분류부(143), 비교기(144), 및 보호부(145)를 포함할 수 있다.

반송신호 생성부(141)는 외부 클럭 주파수에 대응하는 기본 반송신호를 생성하고, 생성된 기본 반송신호를 기초로, 반송신호와 동상인 M-밴드 반송신호와, 180도 위상차를 갖는 W-밴드 반송신호를 생성할 수 있다. 구체적으로, 반송 신호 생성부(141)는 외부 오실레이터를 통하여 클럭 주파수가 10㎒인 클럭이 입력되면, 5㎑ 삼각파인 기본 반송신호를 발생할 수 있다. 그리고, 반송신호 생성부(141)는 생성된 기본 반송신호를 이용하여 기본 반송신호와 동상인 M-밴드반송신호와 180도 위상차를 갖는 W-밴드 반송신호를 생성할 수 있다.

8 레벨 시프트부(142)는 생성된 M-밴드 반송신호, W-밴드 반송신호의 레벨을 조정하여 8개의 반송신호를 생성할 수 있다. 구체적으로, 8 레벨 시프트부(142)는 M-밴드 반송신호, W-밴드 반송신호의 레벨을 8단계로 조정하여 M7, W6, M5, W4, M3, W2, M1, W0을 갖는 9개의 반송신호를 생성할 수 있다.

기준 전압값 분류부(143)는 벡터 제어부(150)로부터 3상 기준 전압값을 수신하며, 각 상에 대한 기준 전압값을 비교기(144)에 전달할 수 있다. 기준 전압값 분류부(143)의 구체적인 동작에 대해서는 도 6 및 도 7과 관련하여 후술한다.

비교기(144)는 생성된 8개 반송신호와 벡터 제어부(150)로부터 수신된 3상 기준전압을 비교하여 스위치부(120)의 스위치 소자 각각에 대한 PWM 신호를 생성할 수 있다. 구체적으로, 비교기(144)는 생성된 8개 반송신호와, 각 상에 대한 기준 전압값을 비교하여 16개의 PWM 신호 파형을 발생할 수 있으며, 각 상 별로 동일한 동작을 수행하여 총 48개의 PWM 신호 파형을 발생할 수 있다. 도 8을 참고하면, 8개의 반송신호를 통해 9개의 전압 레벨을 생성할 수 있음을 확인할 수 있다. 구체적으로, 도 8의 상단의 파형은, 8 레벨 시프트부(142)에서 생성된 M7, M5, M3, M1, W6, W4, W2, W0 반송파와 a상 기준 전압값을 오버래핑하여 표시한 파형도이며, 도 8의 하단 파형은 8개의 반송파와 기준 전압값 사이를 비교하여 생성된 PWM 신호에 따라 스위치부(120)가 생성한 a상의 출력 전압을 나타낸 것이다.

보호부(145)는 스위치부(120)의 과전류를 검출하며, 과전류가 검출되면, 비교기(144)에서 생성된 PWM 신호 출력을 정지할 수 있다. 구체적으로, 스위치부(120) 및 멀티-레벨 인버터(100) 내부의 과전류 등의 고장 신호를 입력받으면, 스위치부(120)로 출력되는 PWM 신호의 출력을 차단할 수 있다. 구현시에 이와 같은 보호부(145) 구성은 PWM 생성부(140) 내부에 포함되는 형태로 구현될 수 있으며, 별도의 회로 소자로 구현될 수 있다. 또한, 도시된 예에서는 별도의 과전류 센서로 부터 과전류 신호가 측정되는 경우, 동작하는 형태를 설명하였지만, 보호부(145)가 각종 고장 감지 센서를 구비하는 형태로도 구현될 수 있다.

벡터 제어부(150)는 3상 출력전압에 대한 벡터 제어를 수행하여, 3상 기준 전압을 생성할 수 있다. 구체적으로, 벡터 제어부(150)는 매 샘플링 시간마다, 외부 부하(예를 들어, 교류전동기)의 3상 출력을 검출하여 벡터 제어를 수행하고, 3상 기준 전압값을 순차적으로 PWM 제어부(140)에 전달할 수 있다. 구현시에 벡터 제어부(150)는 DSP(Digital Signal Processor)로 구현될 수 있으며, DSP의 입-출력 포트를 이용하여 기준 전압값을 나타내는 13비트의 기준 전압값 비트 및 기준 전압값이 적용될 상을 나타내는 3비트의 선택비트를 포함하는 16비트 데이터를 PWM 제어부(140)에 전달할 수 있다.

벡터 제어부(150)에서 생성하는 16비트 데이터의 구조 및 생성된 16비트 데이터를 전달하는 방법에 대해서는 도 6, 도 7 및 도 9를 참고하여 이하에서 설명한다.

도 6은 벡터 제어부(150)에서 생성되는 16비트 데이터의 구성표이다.

도 6을 참고하면, 16비트 데이터는 3비트의 선택비트 및 13비트의 기준 전압값 비트를 포함한다. 구체적으로, 16비트 데이터 중 상위 3개 비트(D15, D14, D13)는 전달되는 기준 전압값이 적용될 상을 선택하는 선택비트로, 3비트의 선택 비트 중 어느 하나의 비트가 0되는 경우, 13비트의 기준 전압값 비트를 통해 전달되는 기준 전압값은 해당 비트에 대응되는 상에 대한 기준 전압값임을 나타낸다. 예를 들어, D15 비트가 Va 상에 대한 선택비트이고, D14 비트가 Vb 상에 대한 선택비트 이고, D13 비트가 Vc 상에 대한 선택비트인 경우, D15만이 0되고 D14, D13이 1인 경우, 13비트의 기준 전압값 비트에 전달되는 기준 전압값은 Va 상에 대한 기준 전압값을 나타낸다. 그리고, D14만이 0되고 D15, D13이 1인 경우, 13비트의 기준 전압값 비트에 전달되는 기준 전압값은 Vb 상에 대한 기준 전압값을 나타낸다.

이상과 같은 내용을 기초로 벡터 제어부(150)와 PWM 제어부(140) 사이에서의 16비트 데이터의 전송 방법에 대해서 도 7을 참고하여 설명한다.

도 7은 벡터 제어부(150)와 PWM 제어부(140) 사이에서의 16비트 데이터의 전송 방법을 나타내는 도면이다.

도 7을 참고하면, 벡터 제어부(150)는 각 샘플링 시간마다 벡터 제어를 수행하고, DSP의 출력 포트를 통하여 하나의 상에 대한 기준 전압값을 순차적으로 전송한다. 그리고, 벡터 제어부(150)는 선택비트의 동작 시간 및 선택비트의 동작 시간 전후로 1㎲ 동안 해당 상에 대한 기준전압값을 유지한다. 구체적으로, 벡터 제어부(150)에서 벡터 제어가 수행되어 각 상에 대한 기준 전압값 계산이 완료되면, 벡터 제어부(150)는 A상 기준 전압값을 13-비트(D12-D0) 포트로 출력하고, 기준값이 안정된 상태가 되는 1㎲ 후에 A상 선택비트인 D15를 1㎲ 동안 0 상태로 유지한다. 그리고, 안정적인 기준 전압값 전달을 위하여 A 상 전압값을 1㎲ 동안 더 출력한다. 그리고, 1㎲ 후에 B상 기준 전압값을 13-비트(D12-D0) 포트로 출력한다. 그리고, 동일한 방식으로 B 상 및 C상에 대한 기준 전압값을 전달한다.

따라서, 본 멀티-레벨 인버터(100)는 3상 기준 전압을 벡터 제어부(150)에서 PWM 제어부(140)로 정확하게 전달할 수 있게 된다.

도 9는 본 실시예에 따른 3상 기준 전압 데이터의 전송 타이밍 실험 결과를 나타내는 도면이다.

도 9를 참고하면, 샘플링 시간 200㎲ 중에 벡터 제어를 수행한 시간을 나타내는 첫 번째 파형, 벡터 제어 이후에 3상에 대한 선택 비트의 동작을 나타내는 두 번째 파형 내지 네 번째 파형이 도시되어 있다. 도시된 바와 같이 벡터 제어가 수행되고 나면 1㎲ 후에 a상 기준 전압 선택 비트 D15가 0 상태로 1㎲ 동안 유지하게 되고, 4㎲ 간격으로 B상 기준 전압 선택비트 D14와 C상 기준 전압 선택 비트 D13이 각각 0 상태로 변화됨을 알 수 있다.

출력부(130)는 스위치부(120)에서 생성된 3상 출력 전압을 외부 부하에 전달한다. 스위치부(120)에서 생성된 3상 출력 전압의 형태에 대해서는 도 10 및 도 11을 참고하여 설명한다.

도 10은 본 실시예에 따른 멀티-레벨 인버터(100)의 출력전압 파형 및 FFT 분석 결과의 예시도이다.

도 10의 상단 파형은 본 실시예에 따른 멀티-레벨 인버터(100)의 A상에 대한 출 전압이며, 도 10의 하단 파형은 상단 파형을 FFT 분석한 결과이다. 이를 참고하면 본 멀티-레벨 인버터(100)는 9개 레벨을 갖는 출력전압을 출력함을 알 수 있으며, 60㎐ 기본파와 함께 스위칭 주파수인 5㎑와 이 주파수의 2배인 10㎑ 부근의 주파수를 갖는 고조파가 분포되어 있음을 알 수 있으나, 그 크기가 미미하므로 교류 전동기 구동시 전동기의 누설 인덕턴스만으로 충분히 필터링 효과가 있어 별도의 필터를 설치가 필요 없음을 확인할 수 있다.

도 11은 본 실시예에 따른 멀티레벨 인버터의 3상 출력 전압 파형을 나타내는 도면이다.

도 11의 상단 파형은 본 실시예에 따른 멀티-레벨 인버터(100)의 Va 상의 출력 파형이며, 도 11의 중단 파형은 멀티-레벨 인버터(100)의 Vb 상의 출력 파형이고, 도 11의 하단 파형은 멀티-레벨 인버터(100)의 Vc 상의 출력 파형이다. 도시된 바와 같이 Va, Vb, Vc가 서로 120도 위상차를 갖는 3상 출력 전압을 출력함을 확인할 수 있다.

이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고, 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

도 1은 본 발명의 일 실시예에 따른 멀티-레벨 인버터의 구성을 나타내는 블록도,

도 2는 도 1의 스위치부의 구성을 구체적으로 나타내는 회로 블록도,

도 3은 하나의 셀에 대한 스위치부 구성을 나타내는 회로도,

도 4는 도 1의 PWM 제어부의 구성을 구체적으로 도시한 블록도,

도 5는 본 실시예에 따른 멀티-레벨 인버터의 스위칭 패턴도,

도 6은 벡터 제어부에서 생성되는 16비트 데이터의 구성표,

도 7은 벡터 제어부와 PWM 제어부 사이에서의 16비트 데이터의 전송 방법을 나타내는 도면,

도 8은 8개의 반송신호를 통해 생성되는 출력 전압 파형의 예시도,

도 9는 본 실시예에 따른 3상 기준 전압 데이터의 전송 타이밍 실험 결과를 나타내는 도면,

도 10은 본 실시예에 따른 멀티-레벨 인버터의 출력전압 파형 및 FFT 분석 결과의 예시도,

도 11은 본 실시예에 따른 멀티-레벨 인버터의 3상 출력 전압 파형을 나타내는 도면이다.

*도면의 주요부분에 대한 설명

100: 멀티-레벨 인버터 110: 전원부

120: 스위치부 130: 출력부

140: PWM 제어부 150: 벡터 제어부

Claims

복수의 스위치 소자를 포함하며, 상기 복수의 스위치 소자의 스위칭 동작에 따라 각각 9개 레벨을 갖는 3상 출력전압을 생성하는 스위치부;

상기 출력전압에 대한 벡터 제어를 수행하여, 3상 기준 전압값을 생성하는 벡터 제어부; 및

FPGA(Field Programmable Gate Array)로 구현되며, 상기 3상 기준 전압값에 따라, 상기 복수의 스위치 소자에 대한 PWM 제어를 수행하는 PWM 제어부;를 포함하는 것을 특징으로 하는 멀티-레벨 인버터.
제1항에 있어서,

상기 스위치부는,

상기 3상 출력 전압을 생성하기 위한 3개의 셀을 포함하며,

상기 3개의 셀 각각은, 직렬 연결된 두 개의 단위 셀을 포함하는 것을 특징으로 하는 멀티-레벨 인버터.
제2항에 있어서,

상기 단위 셀은,

3 레벨을 갖는 출력 전압을 생성하는 다이오드 클램프 인버터이며,

상기 3개의 셀 각각은 상기 두 개의 단위 셀의 출력 전압의 조합에 따라 9 레벨을 갖는 출력 전압을 생성하는 것을 특징으로 하는 멀티-레벨 인버터.
제2항에 있어서,

상기 3개의 셀 각각은,

직렬 연결된 제1 내지 제4 스위치 소자로 이루어진 제1 스위치 그룹;

직렬 연결된 제5 내지 제8 스위치 소자로 이루어지며 상기 제1 스위치 그룹과 나란히 배치되는 제2 스위치 그룹;

직렬 연결된 제9 내지 제12 스위치 소자로 이루어진 제3 스위치 그룹; 및

직렬 연결된 제13 내지 제16 스위치 소자로 이루어지며 상기 제3 스위치 그룹과 나란히 배치되는 제4 스위치 그룹;을 포함하며,

상기 제1 및 제2 스위치 그룹은 제1 단위 셀을 이루고, 상기 제3 및 제4 스위치 그룹은 상기 제1 단위 셀과 직렬 연결되는 제2 단위 셀을 이루는 것을 특징으로 하는 멀티-레벨 인버터.
제4항에 있어서,

상기 3개의 셀 각각은,

상기 제1, 2, 7, 8, 9, 10, 15, 16 스위치 소자가 온되면 제1 레벨, 상기 제2, 3, 7, 8, 9, 10, 15, 16 스위치 소자가 온되면 제2 레벨, 상기 제2, 3, 7, 6, 9, 10, 15, 16 스위치 소자가 온되면 제3 레벨, 상기 제2, 3, 6, 7, 10, 11, 15, 16 스위치 소자가 온되면 제4 레벨, 상기 제2, 3, 6, 7, 10, 11, 14, 15 스위치 소자가 온되면 제5 레벨, 상기 제2, 3, 6, 7, 10, 11, 13, 14 스위치 소자가 온되면 제6 레벨, 상기 제2, 3, 6, 7, 11, 12, 13, 14 스위치 소자가 온되면 제7 레벨, 상기 제2, 3, 5, 6, 11, 12, 13, 14 스위치 소자가 온되면 제8 레벨, 상기 제3, 4, 5, 6, 11, 12, 13, 14 스위치 소자가 온되면 제9 레벨을 형성하여 총 9개의 출력전압을 생성하는 것을 특징으로 하는 멀티-레벨 인버터.
제4항에 있어서,

상기 제1과 제3 스위치 소자, 상기 제2와 제4 스위치 소자, 상기 제5와 제7 스위치 소자, 상기 제6과 제8스위치 소자, 상기 제9와 제11스위치 소자, 상기 제10과 제12 스위치 소자, 상기 제13과 제15 스위치 소자, 상기 제14와 제16스위치 소자는 하나의 쌍을 이루며, 하나의 스위치 소자의 온 동작시에 다른 하나의 스위치 소자는 오프 동작하는 것을 특징으로 하는 멀티-레벨 인버터.
제1항에 있어서,

상기 벡터 제어부는,

샘플링 시간마다 상기 3상 출력 전압에 대한 벡터 제어를 수행하여, 각 상에 대한 기준 전압값을 생성하고, 생성된 기준 전압값을 순차적으로 상기 PWM 제어부에 전달하는 것을 특징으로 하는 멀티-레벨 인버터.
제1항에 있어서,

상기 벡터 제어부는,

기준 전압값을 나타내는 13비트의 기준 전압값 비트 및 상기 기준 전압값이 적용될 상을 나타내는 3비트의 선택비트를 포함하는 16비트 데이터를 생성하여 상기 PWM 제어부에 전달하는 것을 특징으로 하는 멀티-레벨 인버터.
제8항에 있어서,

상기 벡터 제어부는,

상기 기준 전압값 비트는 상기 선택비트의 동작 시간 및 상기 선택비트의 동작 시간 전후로 기설정된 시간 동안 기준 전압값 데이터를 유지하는 것을 특징으로 하는 멀티-레벨 인버터.
제9항에 있어서,

상기 선택비트의 동작 시간은 1㎲인 것을 특징으로 하는 멀티-레벨 인버터.
제8항에 있어서,

상기 PWM 제어부는,

상기 3비트의 선택 비트 중 어느 하나의 비트가 0 되는 경우, 상기 13비트의 기준 전압값 비트를 상기 0 되는 비트에 대응되는 상에 대한 기준 전압값으로 독취하는 것을 특징으로 하는 멀티-레벨 인버터.
제1항에 있어서,

상기 PWM 제어부는,

외부 클럭 주파수에 대응하는 기본 반송신호를 생성하고, 상기 생성된 기본 반송신호를 기초로, 상기 반송신호와 동상인 M-밴드 반송신호와, 180도 위상차를 갖는 W-밴드 반송신호를 생성하는 반송신호 생성부;

상기 생성된 M-밴드 반송신호, W-밴드 반송신호의 레벨을 조정하여 8개의 반송신호를 생성하는 8 레벨 시프트부; 및

상기 생성된 8개의 반송신호와 상기 벡터 제어부로부터 수신된 3상 기준전압을 비교하여 상기 스위치부의 스위치 소자 각각에 대한 PWM 신호를 생성하는 비교기;를 포함하는 것을 특징으로 하는 멀티-레벨 인버터.
제12항에 있어서,

상기 PWM 제어부는,

상기 스위치부의 과전류를 검출하며, 과전류가 검출되면 상기 비교기의 PWM 신호 생성을 정지하는 보호부;를 더 포함하는 것을 특징으로 하는 멀티-레벨 인버터.