SU410552A1 - - Google Patents
Info
- Publication number
- SU410552A1 SU410552A1 SU1766827A SU1766827A SU410552A1 SU 410552 A1 SU410552 A1 SU 410552A1 SU 1766827 A SU1766827 A SU 1766827A SU 1766827 A SU1766827 A SU 1766827A SU 410552 A1 SU410552 A1 SU 410552A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- resistive
- input
- keys
- coding unit
- output
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники.
Известны устройства дл квантовани сигналов , содержащие генератор импульсов, соединенный со входом п-разр дного коммутатора , ключи и резистивный кодируюгций блок, соединенный с источником входного сигнала.
Предложенное устройство отличаетс от известных тем, что в нем выходы «-разр дного коммутатора соединены с первыми входами соответствующих ключей, вторые входы которых подключены к соответствующим выходам резистивного кодирующего блока. Причем выходы ключей объединены и подключепы к выходу устройства.
Резистивный кодирующий блок выполнен в виде двуплечных резистивных делителей. Вход каждого последующего резистивного делител соелипен с узловой точкой нредыдущего резистивного делител . Причем узловые точки резистивных делителей соединены с выходами блока соответственно с п-то по второй. Первый выход блока соединен со входом первого резистивного делител и входом блока.
Это позволило расширить функциональные возможности устройства и упростить его.
Блок-схема устройства приведена па чертеже .
Устройство содержит генератор импульсов 1, соединенный со входом д-разр дного коммутатора 2, ключи 3 и резистивный кодирующий блок 4, соединенный с источником входного сигнала 5.
Устройство работает следующим образом. На вход резистивного кодирующего блока 4 поступает посто нное или переменное напр жение , которое раскладываетс соответственно разр дам двоичного числа за счет выбора плеч взаимно нагруженных делителей с
соблюдением пропорции 1:2 (кроме делител старшего разр да, где соотношенне плеч выбрано 1:1). С узловых точек делителей, начина с младшего и конча старшим разр дом , напр жени поступают соответственно на один из входов ключей 3, вторые входы которых подключепы к выходным щинам коммутатора 2.
Коммутатор пропускает на выход устройства соответствующий уровень напр жени .
В статике ключи 3 закрыты по входам, и на выходе устройства нанр жение отсутствует.
Предмет изобретени
1. Устройство дл квантовани сигналов, содержащее генератор импульсов, соединенный со входом -разр дного коммутатора, ключи и резистивный кодирующий блок, соединенный с источником входного сигнала, отличающеес тем, что, с целью расширеПИЯ функциональных возможностей и упрощени устройства, в нем выходы л-разр дного коммутатора соединены с первыми входами соответствующих ключей, вторые входы которых подключены к соответствующим выходам резистивпого кодирующего блока; причем выходы ключей объединены и подключены к выходу устройства.
2. Устройство по н. 1, отличающеес тем, что резистивный кодирующий блок выполнен в виде двухплечных резистивных делителей , вход каждого последующего резистивного делител соединен с узловой точкой нредыдущего резистивного делител , причем узловые точки резистивных делителей,соединены с выходами блока соответственно: с Пгго по второй; первый выход блока соединен со:входом первого резистивного делител и входом блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1766827A SU410552A1 (ru) | 1972-03-31 | 1972-03-31 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1766827A SU410552A1 (ru) | 1972-03-31 | 1972-03-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU410552A1 true SU410552A1 (ru) | 1974-01-05 |
Family
ID=20508822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1766827A SU410552A1 (ru) | 1972-03-31 | 1972-03-31 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU410552A1 (ru) |
-
1972
- 1972-03-31 SU SU1766827A patent/SU410552A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU410552A1 (ru) | ||
SU577671A1 (ru) | Преобразователь напр жени в код | |
US3012235A (en) | Switching matrix employing transistors | |
SU417903A1 (ru) | ||
SU486285A1 (ru) | Преобразователь сдвига фазы переменного напр жени в непрерывный ток | |
SU131108A1 (ru) | Функциональный преобразователь цифровой величины в непрерывную | |
SU369702A1 (ru) | Аналого-цифровой преобразователь | |
SU403048A1 (ru) | Цифро-аналоговый преобразователь | |
SU373890A1 (ru) | Всесоюзная i | |
SU635624A1 (ru) | Счетчик с регулируемым коэффициентом пересчета | |
SU651476A1 (ru) | Преобразователь код-напр жение | |
SU401005A1 (ru) | Делитель частоты | |
SU452070A1 (ru) | Ключ | |
SU843194A1 (ru) | Формирователь двоичных и четвертич-НыХ пОСлЕдОВАТЕльНОСТЕй | |
SU949803A2 (ru) | Устройство дл преобразовани параллельного кода в частоту следовани импульсов | |
SU437079A1 (ru) | Устройство дл перемножени функций распределени веро тностей | |
SU470066A1 (ru) | Управл емый генератор пилообразного напр жени | |
SU959161A1 (ru) | Ассоциативное запоминающее устройство | |
SU451199A1 (ru) | Делитель частоты с автоматически измен ющимс коэффициентом делени | |
SU622076A1 (ru) | Устройство дл преобразовани последовательного двоичного кода в дес тичный | |
SU480188A1 (ru) | Преобразователь напр жени в код | |
SU636795A1 (ru) | Способ преобразовани фазоимпульсного кода в напр жение | |
SU879758A1 (ru) | Дискретно-аналоговое устройство задержки | |
SU744607A1 (ru) | Стохастический интегратор | |
SU834852A2 (ru) | Генератор радиоимпульсов со случай-НыМи пАРАМЕТРАМи |