SU406291A1

SU406291A1 - PHASE SENSITIVE RECTIFIER

Info

Publication number: SU406291A1
Application number: SU1629843A
Authority: SU
Inventors: Федоров СОЮЗНАЯ И.
Original assignee: Ордена Трудового Красного Знамени институт геофизики Уральского филиала СССР
Priority date: 1971-03-02
Filing date: 1971-03-02
Publication date: 1973-11-05

Description

Устройство может быть использовано дл фазочувствнтельного выпр млени в диапазоне инфразвуковых частот.The device can be used for phase-sensing straightening in the infrasonic frequency range.

Известен фазочувствительный выпр митель, предназначенный дл работы в диапазоне иифразвуковых частот, содержащий последовательио соединенные с источником измер емого сигнала схему совпадени , сглаживающий фильтр н отсчетную схему, а также генератор опорного напр жени и несколько управл емых раздельно электромеханических ключей.A phase-sensitive rectifier known for operating in the range of fluorescent frequencies contains a coincidence circuit connected to the source of the measured signal, a smoothing filter and a readout circuit, as well as a reference voltage generator and several separately controlled electromechanical switches.

Р1звестному устройству присущи значительна погрешность измерений, так как фазочувствительный выпр митель нечувствителен только к одной заранее выбраниой гармоиике частоты входного сигнала, и низка надежность схемы из-за наличи нескольких электромеханических ключей, требующих периодической регулировки.A known measurement device has a significant measurement error, since the phase-sensitive rectifier is insensitive to only one pre-selected harmonic of the input signal frequency, and the circuit reliability is low due to the presence of several electromechanical switches that require periodic adjustment.

Цель изобретени - новыщение точности и надежности устройства.The purpose of the invention is to improve the accuracy and reliability of the device.

Предлагаемый выпр митель отлнчаетс тем, что в нем использован один электромеханический ключ - схема совпадени , к выходу генератора опорного напр жени подключены параллельно два делител частоты, выходы которых соединены со входами логической схемы умножени ; выходы логической схемы умножени подключены ко входам управлени схемы совпадений, выход одного из делителейThe proposed rectifier is distinguished by the fact that it uses one electromechanical key - a coincidence circuit; two frequency dividers are connected in parallel to the output of the reference voltage generator, the outputs of which are connected to the inputs of the logic multiplication circuit; the outputs of the multiplication logic circuit are connected to the control inputs of the coincidence circuit, the output of one of the dividers

частоты соединен со входом управлени второго делител частоты, а перед сигнальным входом схемы совпадений включен фильтр нижних частот.frequency is connected to the control input of the second frequency divider, and a low-pass filter is turned on before the signal input of the coincidence circuit.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Фазочувствительный выпр митель состоит из фильтра частот А подключенного к источнику измер емого сигнала 2, схемы совпадени 3, сглаживающего фильтра 4, отсчетного устройства 5, генератора опорного напр жени 6, делителей частоты 7 н 8. логической схемы умиожени 9 и схемы фазировани 10. Логическа схема умножени 9 состоит изThe phase-sensitive rectifier consists of a frequency filter A connected to the source of the measured signal 2, a matching circuit 3, a smoothing filter 4, a sampling device 5, a reference voltage generator 6, frequency dividers 7 n 8. logic circuit 9 and a phasing 10. Logical multiplication scheme 9 consists of

двух схем «И 11 и 12, схемы «ИЛИ 13 н инвертора 14.two circuits "And 11 and 12, schemes" OR 13 n inverter 14.

Схема фазировани 10 содержит делитель частоты 15 и формирователь фазирующих импульсов 16.The phasing circuit 10 contains a frequency divider 15 and a phasing pulse shaper 16.

Измер емый сигнал частотой J от источника 2 поступает на фильтр частот /, который подавл ет частоту зеркального канала 2со-|- 12, гдео-частота генератора опорного напр жени , и комбинационной частоты, н затем ноступает на вход схемы совпадени 3.The measured signal, frequency J, from source 2 is fed to a frequency filter / which suppresses the frequency of the mirror channel 2co - | - 12, where is the frequency of the reference voltage generator, and the combination frequency, and then does not enter the input of the coincidence circuit 3.

Сигнал с выхода генератора опорного напр женн 6 поступает на входы делителей частоты 7 н 8, выполненных на триггерных чейках. Выходиые напр жени делителей, имеющиеThe signal from the output of the reference voltage generator 6 is fed to the inputs of frequency dividers 7 and 8, made on the trigger cells. Output voltage divisors having

фазы О и т. попадают на входы схем «И // и 12, выходы которых соединены со входами схемы «ИЛИ 13.the phases O and so on fall into the inputs of the circuits “AND // and 12, the outputs of which are connected to the inputs of the circuit“ OR 13.

Выходное напр жение логической схемы умножени 9, содержащее билоп рные имнульсы напр жени частоты У в виде равностороннего треугольника, возбуждает схему совпадени 3, проводимость которой также пропорциональна выходному напр жению логической схемы умножени . Это позвол ет ослабить гармоники выходного напр жени выпр мител пропорционально квадрату их номера и, следовательно , повысить точность измерений.The output voltage of the multiplication logic circuit 9, which contains the bipolar impulses of the voltage U in the form of an equilateral triangle, excites a coincidence circuit 3, the conductivity of which is also proportional to the output voltage of the logic multiplication circuit. This allows one to attenuate the harmonics of the output voltage of the rectifier in proportion to the square of their number and, consequently, to improve the measurement accuracy.

Схема фазировани предназначена дл стабилизации спектра выходного сигнала логической схемы умножени . Коэффициент де пенн делител частоты 15 должен быть равен коэффициенту делени делител 7.The phasing scheme is designed to stabilize the output spectrum of the logic multiplication circuit. The de penn factor of frequency divider 15 must be equal to the division factor of divider 7.

Предмет изобретени Subject invention

Фазочувствительный выпр митель, содержащий генератор опорного напр жени и включенные последовательно с источником измер емого сигнала схему совпадени , сглаживающий фильтр и отсчетное устройство, отличающийс тем, что, с целью повышени его точности и надежности, к выходу генератора опорного напр жени подключены параллельно два делител частоты, выходы которых соединены со входами логической схемы умножени , при этом выходы логической схемы умножени подключены ко входам управлени схемы совA phase-sensitive rectifier containing a reference voltage generator and a matching circuit connected in series with the source of the measured signal, a smoothing filter and a reading device, characterized in that, in order to increase its accuracy and reliability, two frequency dividers are connected in parallel to the output of the reference voltage generator The outputs of which are connected to the inputs of the multiplication logic circuit, while the outputs of the multiplication logic circuit are connected to the control inputs of the combined circuit.

падени , выход одного из делителей частоты через схему фазировани соединен со входом управлени второго делител частоты, а перед сигнальным входом схемы совпадени включен фильтр нижних частот.falling, the output of one of the frequency dividers is connected via a phasing circuit to the control input of the second frequency divider, and a low-pass filter is turned on in front of the signal input of the matching circuit.

10ten