SU400038A1 - DIVIDER OF FREQUENCY ON p ^ - Google Patents
DIVIDER OF FREQUENCY ON p ^Info
- Publication number
- SU400038A1 SU400038A1 SU1712837A SU1712837A SU400038A1 SU 400038 A1 SU400038 A1 SU 400038A1 SU 1712837 A SU1712837 A SU 1712837A SU 1712837 A SU1712837 A SU 1712837A SU 400038 A1 SU400038 A1 SU 400038A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- divider
- voltage
- transformer
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
1one
Изобретение относитс к импульсной технике , в частности к делител м частоты.The invention relates to a pulse technique, in particular to a frequency divider.
Известен делитель частоты, содержащий триггеры и многообмоточный трансформатор, св занный с шиной входного сигнала.A frequency divider is known which contains triggers and a multi-winding transformer associated with the input signal bus.
Цель изобретени - повышение помехозаш;ищенности и расширение частотного диапазона работы.The purpose of the invention is to increase the interference of the noise and the expansion of the frequency range of work.
Это достигаетс тем, что в делителе частоты дополнительно установлены триггер со счетным входом и блок переворота фазы входного сигнала, причем выходы управл емого делител на ( +1) триггерах подключены к входам схемы совпадени «И, выход которой соединен со счетным входом дополнительного триггера, выходы которого подключены к блоку переворота фазы входного сигнала, включенному на входе трансформатора входного сигнала.This is achieved by the addition of a trigger with a counting input and a phase reversal block of the input signal in the frequency divider, with the outputs of the controlled divider on (+1) triggers connected to the inputs of the matching circuit And whose output is connected to the counting input of the additional trigger, outputs which is connected to the block of the phase reversal of the input signal, included at the input of the input signal transformer.
На чертеже приведена функциональна схема предлагаемого делител частоты.The drawing shows a functional diagram of the proposed frequency divider.
Делитель частоты на п содержит; блок переворота фазы входного сигнала на транзисторах 1, 2 и диодах 3-6; управл емый делитель 7 на (n+l) триггерах и входном трансформаторе 8, с.хему совпадени «И 9 с двум входами; триггер 10 со счетным входом.The frequency divider by n contains; block the phase of the input signal transistors 1, 2 and diodes 3-6; controlled divider 7 on (n + l) triggers and input transformer 8, match the AND 9 with two inputs; trigger 10 with a counting input.
Входное пр моугольное напр жение f/вх с отводом средней точки к эмиттерам транзисторов I и 2 через блок переворота фазы поступает на первичную обмотку 11 или 12 входого трансформатора 8. Транзисторы 1, 2 управл ютс с противоположных плеч триггера 10. При открытом транзисторе 1 входноеThe input rectangular voltage f / in with the removal of the midpoint to the emitters of the transistors I and 2 through the phase reversal unit enters the primary winding 11 or 12 of the input transformer 8. The transistors 1, 2 are controlled from opposite arms of the trigger 10. With the transistor 1 open, the input
напр жение поступает через разделительные диоды 3, 4 на обмотку И, а открытом транзисторе 2 - через диоды 4, 5 - на обмотку 12.the voltage goes through the separating diodes 3, 4 to the winding I, and to the open transistor 2 through the diodes 4, 5 to the winding 12.
Обмотки 11 и 12 подключены ко входномуWinding 11 and 12 are connected to the input
напр жению в нротивофазе таким образом, что при переключении напр жени с одной обмотки на другую пол рность напр жени на всех об.мотках трансформатора 8 мен етс на обратную. С одноименных плеч двух триггеров управл емого делител частоты через схему совпадени «И 9 сигнал поступает на счетный вход триггера 10.the voltage in the oscillation phase so that when switching the voltage from one winding to another, the polarity of the voltage on all the windings of the transformer 8 is reversed. From the same shoulders of the two triggers of the controlled frequency divider, through the "And 9" coincidence circuit, the signal arrives at the counting input of the trigger 10.
На чертеже ноказано соединение входов схемы совпадени «И 9 с первым и («,+ )In the drawing, the connection of the inputs of the match “AND 9 with the first and (“, +)
триггерами управл емого делител дл того, чтобы после начала ностунлени (п+1) полуволны входного напр жени , когда первый триггер и (п + 1) триггер будут установлены в одинаковое положение, выдавалс бы сигнал на переворот триггера 10. Предположим, что триггер 10 находилс в таком положении, когда транзистор 1 открыт, а транзистор 2 закрыт. В момент поступлени начала ( +1) полуволны в устройстве произойдет переключение в первый (/г.+ 1) триггер станут в одинаковое положение, что приведет к перевороту триггера 10 и смене пол рности напр жени па всех обмотках трансформатора. Смена пол рности напр жени на выходных обмотках трансформатора приведет к подаче (/г+1) полуволны из правого кольца плеч триггеров в левое и очередному переключению унравл емого делител в момент существовани (п-{-) полуволны входного напр жени . При поступлении ( полуволны входного напр жени управл емый делитель совершает подр д два переключени . После прихода (2/г+1) полуволны входного сигнала все триггеры управл емого делител вернутс в 20 исходное состо ние. 15 Предмет изобретени Делитель частоты на /г , содержащий управл емый делитель на («+) триггерах, соединенных между собой через обмотки трансформатора входного сигнала, и схему совпадени «И, отличающийс тем, что, с целью повышени помехозащищенности и расширени частотного диапазона работы, в нем дополнительно установлены триггер со счетным входом и блок переворота фазы входного сигнала, причем выходы управл емого делител на (/г+1) триггерах подключены к входам схемы совпадени «И, выход которой соединен со счетным входом дополнительного триггера, выходы которого подключены к блоку переворота фазы входного сигнала, включенному на входе трансформатора входного сигнала.triggers of the controlled divider so that after the start of the nostun (n + 1) half-wave input voltage, when the first trigger and (n + 1) trigger are set to the same position, a signal will be issued to flip the trigger 10. Assume that the trigger 10 was in a position where transistor 1 is open and transistor 2 is closed. At the moment of arrival of the beginning (+1) half-wave, the device will switch to the first (/ g + 2) trigger in the same position, which will cause the trigger 10 to turn and change the polarity of the voltage on all transformer windings. Changing the polarity of the voltage on the output windings of the transformer will lead to the supply (/ g + 1) of the half wave from the right ring of the trigger arms to the left and the next switching of the equalizer at the moment of existence of the (n - {) half wave of the input voltage. Upon arrival (half-wave input voltage, the controlled divider makes two more shifts. After the input wave (2 / g + 1) arrives at the half-wave of the input signal, all triggers of the controlled divider return to the initial state. 15 Subject of the invention The frequency divider by / g, containing a controlled divider on ("+) triggers interconnected through the transformer windings of the input signal, and an AND matching circuit, characterized in that, in order to increase the noise immunity and extend the frequency range of operation, it additionally sets a trigger with a counting input and a phase inversion block of the input signal, the outputs of the controlled divider on (/ g + 1) flip-flops are connected to the inputs of the matching circuit And, the output of which is connected to the counting input of an additional trigger, whose outputs are connected to the phase inversion block of the input signal connected to the input transformer input signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1712837A SU400038A1 (en) | 1971-11-09 | 1971-11-09 | DIVIDER OF FREQUENCY ON p ^ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1712837A SU400038A1 (en) | 1971-11-09 | 1971-11-09 | DIVIDER OF FREQUENCY ON p ^ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU400038A1 true SU400038A1 (en) | 1973-10-03 |
Family
ID=20492518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1712837A SU400038A1 (en) | 1971-11-09 | 1971-11-09 | DIVIDER OF FREQUENCY ON p ^ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU400038A1 (en) |
-
1971
- 1971-11-09 SU SU1712837A patent/SU400038A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB998912A (en) | Speed control of a polyphase electric motor | |
US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
US4315307A (en) | Switching device and switched-type power supply using the same | |
SU400038A1 (en) | DIVIDER OF FREQUENCY ON p ^ | |
GB952626A (en) | A frequency control system | |
GB1480899A (en) | Phase shifting apparatus | |
SU448569A1 (en) | Device for the transfer of potential with galvanic isolation | |
SU532169A1 (en) | Self-tuning switching device | |
SU485466A1 (en) | Exponentiation device | |
SU491186A1 (en) | Multi-frequency discriminator | |
SU488331A1 (en) | Shaper short rectangular pulses alternating surface | |
SU463191A1 (en) | Generator synchronization device | |
SU378796A1 (en) | DEVICE FOR POWER ELECTRIC DRIVE CONTROL | |
SU1150621A1 (en) | Controlled synchronization pulse generator | |
SU402157A1 (en) | REVERSIBLE DECADE PULSE COUNTER | |
SU144053A1 (en) | Contactless switching device on magnetic frequency dividers | |
SU136766A1 (en) | Electronic output relay | |
SU116706A1 (en) | The coincidence circuit for the electronic telegraph receiver | |
SU1420645A1 (en) | M-phase current generator | |
SU656212A1 (en) | Contactless switching device | |
SU490228A1 (en) | Three-phase current inverter protection device | |
SU1338061A1 (en) | Scale-of-ten synchronous circuit | |
SU411589A1 (en) | ||
SU519830A1 (en) | Frequency doubler | |
SU516171A1 (en) | Inverter control device |