SU377795A1 - Устройство регулируемого запаздывания - Google Patents

Description

il

Изобретение относитс  к устройствам дл  задержки аналогового сигнала и может найти применение при создании специализировапных блоков аналоговых вычислительных устройств.

Известны устройства регулируемого запаздывани  аналоговых сигналов, преобразованных в широтно-импульсную форму, содержащие дифференциальную цепочку, св занную с разделительными диодами, параллельно соединенные одновибраторы, генератор, управл емый одновибраторами, и триггеры с системой схем совпадени .

Однако в известных устройствах тактовые и измерительные фронты широтно-модулированных сигналов распростран ютс  каждый по своему отдельному каналу, причем задержка каждого отдельного фронта задаетс  отдельным одновибратором. При такой системе образовани  задержек возникают погрешности , св занные с неидентичностью интервалов задержек, вырабатываемых различными одновибраторамн. Кроме того, в известных устройствах имеетс  только один интервал задержки, на который может быть отрегулировано устройство.

С целью повышени  точности и упрощени  регулировки времени задержки в предлагаемом устройстве входы интеграторов через ключи записи и блок размножени  сигнала

е

соединены с источником аналогового сигнала , а через ключи считывани  - с источником напр жени  считывани ; ключи записи и ключи считывани  через соответствующие коммутаторы записи и считывани  и ключи, управл емые триггерами записи и считывани  соответственно, подключены к генератору тактовых импульсов, причем триггер записи соединен с источником сигнала запуска

непосредственно, а триггер считывани  - через элемент регулируемой задержки, а выходы интеграторов через сумматор и триггер Шмидта соединены с выходом устройства .

На чертеже дана функциональна  схема предлагаемого устройства.

Устройство содержит блок / размножени  сигнала, на вход которого поступает задерл иваемый аналоговый сигнал, раздел ющийс  затем на п аналогичных сигналов без изменени  мгновенных значений. Каждый из сигналов ноступает на выход блока У, последний подключен к потенциальному входу ключа 2 записи, выходы ключей 2 подключены , в свою очередь, ко входам интеграторов 3 на магнитных элементах с пр моугольной петлей гистерезиса. К другим входам интеграторов 3 через ключи считывани  4 подключен источник 5 посто нного напр жени  считывани  бсч- Управл ющие входы

ключей 2 записи через коммутатор 6 записи и ключ 7 соедииены с выходом генератора 8 тактовых импульсов, с которым через последовательное соединение ключа 9 и коммутатора 10 считывани  соединены ключи 4 считывани . Управл ющий вход ключа 7 подключен через триггер // записи ко входу 12 источника сигнала «запуска. Вход 12 через элемент 13 регулируемой задержки и триггер 14 считывани  подключен к управл ющему входу ключа 9. Выходы интеграторов 3 через сумматор 15 и триггер Шмидта 16 подключены к выходу 17 устройства.

Задержка аналогового сигнала на заданный период тз осуществл етс  следующим образом.

В исходном положении триггеры 11 и 14 и коммутаторы 6 и 10 наход тс  в положении , при котором ключи 2, 4, 7 и 9 закрыты, а интеграторы 3 - в нулевом состо нии. В элементе 13 регулируемой задержки выставл етс  требуемое врем  задержки, и в необходимый момент на вход 12 поступает сигнал на начало операции задержки. Этот сигнал воздействует на триггер // записи, который открывает ключ 7, и на коммутатор 6 записи через ключ 7 начинают поступать импульсы с генератора 8 тактовых импульсов . В течение интервала между первым и вторым импульсами коммутатор держит открытым первый ключ записи и в течение этого интервала входной аналоговый сигнал интегрируетс  первым интегратором 3. В интервале между вторым и третьим импульсами открыт второй ключ 2 записи, и очередна  часть аналогового сигнала интегрируетс  вторым интегратором 3 и так далее.

По истечении времени Тз после по влени  на входе 12 сигнала запуска возникает сигнал на входе элемента 13 регулируемой задержки , который воздействует на триггер 14 считывани , последний, открыва  ключ 9, направл ет тактовые импульсы с генератора 8 через ключ 9 на коммутатор 10 считывани , открывающий поочередно, как и коммутатор 6, на врем  интервала между тактовыми импульсами ключи считывани  4, в результате

чего напр жением с источника 5 осуществл етс  преобразование записанной в интеграторах 3 информации во временные интервалы , поступающие на сумматор 15. На выходе последнего получаетс  сери  импульсов , длительность которых пропорциональна средним значени м входного аналогового напр жени  за интервалы между тактовыми импульсами. Широтно-модулированные импульсы с выхода сумматора нормализуютс 

по амплитуде в триггере Шмидта 16, а с его

выхода эти импульсы поступают на выход 17

устройства.

Таким образом, задержка между записью

аналогового сигнала на интегратор и считыванием с него посто нна дл  всех интеграторов с точностью, обусловленной стабильностью генератора тактовых импульсов и может мен тьс  в достаточно щироких пределах изменением времени задержки в элементе регулируемой задержки.

Предмет изобретени 

Устройство регулируемого запаздывани , содержащее блок размножени  сигнала, интеграторы на магнитных элементах, коммутаторы , ключи, триггеры, генератор тактовых импульсов, элемент регулируемой задержки

и источник напр жени  считывани , отличающеес  тем, что, с целью повыщени  точности и упрощени  регулировки времени задержки , входы интеграторов через ключи записи и блок размножени  сигнала соедийены с источником аналогового сигнала, а через ключи считывани  - с источником напр жени  считывани ; ключи записи и ключи считывани  через соответствующие коммутаторы записи и считывани  и ключи,

управл емые триггерами записи и считывани  соответственно, подключены к генератору тактовых импульсов, причем триггер записи соединен с источником сигнала запуска непосредственно, а триггер считывани  - через элемент регулируемой задержки, а выходы интеграторов через сумматор и триггер Шмидта соединены с выходом устройстаа.