SU657441A1 - Устройство дл преобразовани суммы частотно-импульсных сигналов в код - Google Patents

Description

ключен к управл ющему входу венгил , введены логический блок, умножитель дву часгот и делитель частоты, причем входные клеммы устройства подключены к входам логического блока, выходы которого подключены к первому и второму входам умножител , третий вход которого подключен к выходу генератора опорной частоты и входу делител  частоты, своим выходом подключенного к четвертому вхо ду умножител  двух частот и к первому входу блока управлени , второй вход этого блока подключен к первому выходу логического блока, а третий вход - к первому выходу умножител  двух частот, второй выход которого подключен к входу вентил , второй иыход блока управлени  подключен к входу обнулени  счетчика результата. Цель изобретени  увеличение точнос ти и быстродействи  устройства. На фиг. 1 приведена блок-схема пред лагаемого устройства; на фиг. 2 - то же принципиальна  схема. Устройство (фиг. 1/ содержит логический блок 1, блок 2 управлени  умножитель 3 двух частот, вентиль 4, счетчик результата 5, генератор 6 опорной частоты и делитель 7 частоты. Логический блок 1 (фиг. 2/ состоит из блока 8 вычитани , четырех вентилей 9-12, двух элементов ИЛИ 13, 14| блок 2 управлени  выполнен из элемента задержки 15, двух триггеров 16, 17, вычитающего счетчика 18, двух вентилей 19, 2О, блока управлени  счетчиком 21, группы вентилей 22 переноса кода и элемента ИЛИ 23; умножитель 3 двух часгот содержит два управл емых делител  24, 25 частоты, каждый из которых выполнен из вычитающего счетчика 26 и регистра 27 пам ти, и группы вентилей 28 переноса кода, два суммируюших счет чика 29, ЗО, две группы .вентилей 31, 32 и два блока 33, 34 управлени . .Устройство работает следующим образом . Две импульсные последовательности с частотами ,f и f. поступают на входы логического блока 1, который, независимо от соотношени  входных частот все да формирует на одном из своих выходов большую частоту а на другом - меньщую частоту, что позвол ет безошибочн работать блоку управлени  независимо от соотношени  частот-и фаз входных сигна лов. шим образом. Импульсы входных частот f. и (поступают на входы блока 8 вычитани , выполненного , например, по схеме из двух триггеров и двух вентилей. Наличие сигнала на одном из выходов схемы указывает на превышение по величине частоты, поступающей на соответствующий вход. Если f. f,, то выходом с блока 8 открываютс  вентили 9 и 12, при этом кмпульсь частоты .f.j через вентиль 9 и элемент ИЛИ 13 поступают на выход больша  частота, а импульсы частоты f- через вентиль 12 и элемент ИЛИ 14 поступают на выход меньша  частота . Если , , то блок 8 вычитани  открывает вентили 10 и 11, при этом импульсы частоты -f2 через вентиль 11 и элемент ИЛИ 13 поступают на выход больша  частота , а импульсы частоты { через вентиль 10 и элемент ИЛИ 14 поступают на меньша  частота . Таким образом, независимо от того, кака  из входных частот больше, на выходе элемента 13 всегда находитс  боль ша  частота , а на выходе элемента 14 - меньша  частота . Так как блок 2 использует информацию от умножител  3 двух частот, то рассмотрим сначала работу умножител . С выхода генератора 6 импульсы высокой опорно.й частоты поступают на счетные входы неуправл емого делител  7 с посто нным коэффициентом делени  К и управл емого делител  24 с переменным коэффициентом делени  К , установленным в регистре 27 пам ти. На выходе делител  7 образуютс  импульсы, следующие с частотой . Импульсы с этой частотой поступают на счетные входы суммирующих счетчи- ков 29, 30 и вы читающегосчетчика 18 через вентиль 2О. В счетчиках 29, 30 эти импульсы суммируютс  во временных промежутках, равных соответственно периодам большей и меньшей частоты и формируемых сигналами управлени  с блоков 33 и з4 управлени , поступающих на входы обнулени  счетчиков 29, ЗО. В счетчике 29 в конце счетного интервала образуетс  код, пропорцион п периоду Т /К

а в счетчике 30 образуетс  код, пропорциональный периоду Т

.о

. ы -1т V к Б

Эти коды сигналами управлени  перенос тс  через группы вентилей 31 и 32 в регистры 27 управл ем{ 1х делителей 24, 25 и  вл ютс  их коэффициентами делени . Каждым импульсом с выхода вычитающего счетчика 26, поступающим через блок 33, код из регистра пам ти 27 через открь1тую группу вентилей 28 записываетс  в вычитающий счетчик 26, После списани  записанного в счетчик числа на его выходе по вл етс  импульс, повтор ющий процесс делени .

Последовательностью работы узлов умножител  управл ют блоки 33, 34, работающие аналогично. На входы блока 33 поступают импульсы больша  частота с логического блока 1. В промежутках между импульсами больша  частота импульсы с выхода делител  24 открывают группу венги:лей 28 и записывают в счетчик 26 код Kt хран щийс  в регистре 27, При: поступлении очередного импульса больща  частота сигналом с блока 33 сначала обнул етс  регистр 27, а затем че рез группу вентилей 31 переписываетс  новое значение кода ;N из счетчика 29, который после этого обнул етс . Если импульсы, поступающие на вход блока управлени , совпадают во времени, то блок управлени  сдвигает процесс записи в регистр пам ти нового кода во избежание ложной записи в счетчик 26 нулевого кода. Аналогичноработает и блок управлени  34, формирующий сигналы управлени  из импульсов меньща  частота и импульсов с выхода управл емого делител  25,

На выходе управл емого делител  24 образуетс  частота

- t.-K

1

м

Импульсы этой частоты поступают на счетный вход второго управл емого целител  25, на выходе которого образуетс  частота

м

Таким образом, выходна  частота умножител  3 пропорциональна произведе- нию входных частот. Такое построение

умножител  позвол ет получать выходную частоту за один период меньшей из входных частот. Кроме того, применение промежуточной высокой частоты f позвол 5 ет получить результат с высокой точностью и в широком диапазоне изменить входные частоты. Выходна  частота умножител  не имеет флуктуаиий мгновенных значений. Все это увеличивает быстро0 действие, точность устройства и расшир ет диапазон кзменени  входных частог, Помимо этого, использование такого умножител  упрощает блок суммировани  периодов , так как часть необходимой дл 

5 его работы информации образуетс  в умножителе .

Рассмотрим работу блока 2.

Первый импульс меньша  частота, 0. поступает на единичный вход триггера 17, открывающий вентиль 4. Триггер 16, установленный сигналом Пуск или налом окончани  такта намерени  через элемент ИЛИ 23 внулевое состо ние, не . пропускает первый импульс меньша  частота через закрытый вентиль 19 на запускающий вход блока 21. Первый импульс меньща  частота, пройд  через элемент задержки 15, устанавливаег триггер. 16

в единичное состо ние. Вентиль 19

0

открываетс  и второй импульс меньша  частота проходит через него и запускает блок 21, который последовательно закрывает вентиль 20, обнул ет счетчик 18, - открывает группу вентилей 22 переноса кода, переписыва  через них значение ко да Kij пропорциойальное периодуболыией: частбты, из регистра 27 умножител  и, наконец, открывает вентиль 2О, чйрез который на счетный вычитаюншй вход счетчика начинают йоступать импульсы с выхода неуправл емого делител  7 с частотой Гр , После постутагени  - N импуль сов через врем  Т, равное периоду большей частоты, на выходе счетчика 18

5 по вл етс  импульс, перевод щий триггер 17 в нулевое состо ние. Этим же импульсом , поступающим на блок 21,закрываетс  вентиль 2О и обнул етс  счетчик

18 через элемент ИЛИ 23 триггер 16 устанавливаетс  в нулевое состо ние и обнул етс  счетчик 5 результата. Блок 2 подготовлен к новому такту измерени , который начинаетс  с приходом очередного импульса меньшей частоты. Врем , на которое открываетс  вентиль 4, ра&но сумме периодов входных частот, 3а «это врем  в счетчик 5 проходити, импульсов частоты F с выхода умножнте