SU364095A1 - Преобразователь разности частот двух сигналов - Google Patents

Description

1

Известны преобразователи разности частот двух сигналов в код, содержащие блок управлени , ключ, счетчик результата, два двоичных умножител , состо ндих из управл ющего счетчика, счетчика и системы ключей , и генератор опорной частоты, соединенный с входом первого двоичного у.11южител .

Цель изобретени  - повыщение быстродействи  устройства.

Это достигаетс  тем, что выход первого двоичного умножител  соединен со входом второго, выход последнего - со счетными в.ходами управл ющих счетчиков двоичных Змножителей и со счетным входом счетчика результата через ключ, управл ющий вход которого соединен с первым выходом блока управлени , другой выход которого подключен к установочны.м входа м управл ющих счетчиков и счетчика результата. При этом два входа блока управлени  соединены с входными клеммами преобразовател , а третий вход - с выходом генератора опорной частоты.

На чертеже приведена блок-схема устройства .

Устройство содержит генератор опорной частоты У, два двоичных умножител  2 и 3, каждый из которых состоит из управл ющих счетчиков 4 и 5, систем ключей 6 и 7, счетчиков S и 5, ключ 10, счетчик результата У/ и блок управлени  12, в состав

которого вход т ключи 3 и 14, триггеры 15- 19, ключ 20, схема совпадени  21, реверсивный счетчик 22, схема задержки 23, ключ 24 и формирователь импульсов 25. На входе 26 и 27 поступают импульсы сигналов , разностную частоту которых необходпмо измерить.

С по влением опорного импульса на входе 27 срабатывают триггеры 15, 16 и 19. При

этом открываютс  ключи 14 и 20 и импульсы с выхода генератора опорной частоты / ноступают на счетный вход реверсивного счетчика 22 (на сложение или вычитание в зависимости от положени  триггера 16.

От имиульса измер емого сигнала со входа 26 через открытые ключи 13 и 14 срабатывают триггеры 15, 17 и 18. При срабатывании триггера 15 закрываетс  ключ 20. К этому моменту времени код в реверсивном счетчике

22 пропорционален времени фазового сдвига исследуемых сигналов. Этот код хранитс  до определенного момента в реверсивном счетчике 22.

При срабатывании триггера 18 с его выхода формируетс  имиульс установки в управл ющие счетчики 4 } 5 двоичных умножителей .2 и 3 максимально-возможного числа и «нулевого положени  счетчика результата 11, а также закрываетс  ключ 13. На счетные

входы управл ющих счетчиков 4 и 5 посто нно поступают импумьсы с выхода двоичного умножител  3. Начина  с момента установки в управл ющих счетчиках 4 и 5 максимальновозможного числа, это число с каждым из импульсов на выходе двоичного умножител  ,3 уменьшаетс  на одну единицу.

В зависимости от значений и времени запаздывани  периодов измер емых сигналов, следующим во по вл етс  импульс либо на входе 27, лнбо на входе 26. Если первым по вл етс  импульс на входе 27, то он измен ет состо ни  триггеров 15 и 16. При этом открываетс  ключ 20 и включаетс  реверс реверсивного счетчика 22. На счетный вход реверсивного счетчика 22 через открытый ключ 20 постунают импульсы с генератора опорной частоты 1. На врем  счета ключ 13 с помощью схемы совпадени  21 закрываетс . Так как в реверсивном счетчике 22 было записано число, пропорциональное времени фазового сдвига исследуемых сигналов, и включилс  реверс реверсивного счетчика 22, то импульс его переполнени  по вл етс  через врем , равное времени измеренной ранее задерЖ|К1и.

Если импульс переполнени  по вл етс  раньше и,м1П1ульса на входе 26, то срабатывает триггер 17, а схема задержки 23 выдает снгнал на открытие ключа 10. Если же имнульс на входе 26 по вл етс  раньше нмиульса переполнени , то срабатывает триггер 18. Как только срабатывает триггер 18 схема задержки 23 выдает сигнал на открытие ключа 10. Если первым по вл етс  импульс на входе 26, то срабатывают триггеры 18 и 19, закрываетс  ключ 14 и сигнал со схемы задерлчкн 23 открывает ключ 10.

С момента установки в управл ющие счетчики 4 и 5 двоичных у.множителей 2 к 3 максимально-возможного чнсла до момента открыти  ключа 10, т. е. за врем  меньнюго из периодов Т,,,/,: измер емых сигналов, в управл ющие счетчики на вычитание поступ т «/-„,,„ имшульсов.

При этом код числа в управл ющих счетчи1ках - и 5 к концу периода Т „,,-„ пропсрционален значению частоты F,,,a.:.

Если первым по вл етс  импульс на входе 27 и импульс переполиени  реверсивного счетчика 22 по вл етс  раньше импульса на входе 26, то ключ 10 остаетс  открытым до момента ирихода импульса на вход 26, когда срабатывает триггер 18 и от него - триггер 19. В случае, если нмлульс на входе 26 по вл етс  раньше нмпульса переполнени  реверсивиого счетчика 22, ключ 10 остаетс  открытым до момента прихода импульса нереполнени , когда срабатывает триггер 17.

Если первым по вл етс  импульс па входе 26, то ключ 10 остаетс  открытым до момента

по влени  импульса переполнени  реверсивного счетчика 22, от которого срабатывает триггер 17. В свою Очередь, импульс пере колнени  по вл етс  через врем , равное времени запаздывани  периодов измер емых сигналов .

Во всех случа х но заднему фронту сигнала со схемы задержки 23 формирователь импульсов 25 вырабатывает нмпульс установки ревер.сивного счетчика 22 в «нулевое положение . С нриходом импульса на вход 27 начинаетс  следующее измерение.

От мо.мента установки в управл ющие счетчики 4 и 5 двоичных умножителей 2 и 3 максимально-возможного числа до момента

закрыти  ключа 10, т. е. за врем  большего из периодов Г,„ л- измер емых сигналов, в унра1вл ющие счетчики 4 и 5 на вычитание поступ т Пу.д,,,. импульсов.

При этом код чнсла в управл ющих счетчиках 4 и 5 к концу периода Г,,,,,,.- пропорционален значению частоты Fmin . Поскольку счетчик результата 11 открыт с момента окончани  меньшего из нз.мер емых периодов до окончани  больншго из шх, то код чнсла в счетчике результата // за врем  измерени  нропорционален значению разности частот нз.мер е.мых сигналов.

Предмет изобретени 

Преобразователь разности частот двух сигналов в код, содержащий блок управлени , ключ, счетчик результата, два двоичных умножител , состо щих из управл ющего счетчика, счетчика и системы ключей, и генератор опорной частоты, соединенный со входом первого двоичного умножител , отличающийс  тем, что, с целью повышени  быстродействи , выход первого двоичного умножител  соединен со входом второго, выход последнего - со счетными входами управл ющих счетчиков двоичных умножителей и со счетным входом счетчика результата через

ключ, уиравл ющий вход которого соединен с нервым выходом блока управлени , другой выход которого подключен к установочным входам управл ющих счетчиков и счетчика результата , нричем два входа блока управлени 

g соединены с входными клеммами преобразовател , а третий вход - с выходом генератора онорной частоты.

ni r-i Ur

) C| Й

--e li Ir

7

If.1 - I-..-:, .

1.e -) t i L i1

I-

тГ

U- ,-T

r-l

L

//,L

)-- I

л:.,

--.-ЛГ-жЛ Ьм-

„I

i

з

- j I

LmiJ

11

llf-p- гз

nU

:

4ir1Г Т LJ I

i