SU370729A1 - Устройство съема кода - Google Patents

Description

Изобретение относитс  к радиоэлектронике и может быть использовано в аппаратуре автоматики . Известные устройства съема кода с регистра делител -счетчика без останова счетчика используютс , например, в устройствах отсчета временного положени  импульсов в радиолокации . В таких устройствах импульс, временное положение которого относительно начала цикла работы делител  измер етс , поступает на узел синхронизации сигналом опорного генератора, после чего подаетс  на узел съема кода с разр дов делител -счетчика, представл ющий собой набор логических схем «И, одни входы которых присоединены к выходам разр дов делител , а на вторые подаетс  импульс с выхода узла синхронизации. При поступлении этого импульса формируетс  кодированный сигнал. Синхронизаци  должна быть выполнена так, чтобы съем кода производилс  по окончании всех, переходных процессов (установлени  данной кодовой комбинации ) в разр дах делител . Это возможно в любом случае, если максимальна  задержка переноса единицы в счетчике меньше периода входного сигнала делител . Такие услови  в последавательиом счетчи-ке выполн ютс  -дри малом числе разр дов или низкой частоте входного си1пнала делител  (сигнала задающего генератора) и повышенном быстродействии всех (младших и старших) разр дов делител . При большом числе разр дов делител  (20-30) и высокой частоте входного сигнала (5-10 мгц) указанные услови  не могут быть реализованы в делителе с последовательным запуском разр дов. В этом случае используютс  схемы параллельного переноса единицы, в частности схема параллельного запуска всех разр дов делител  счетчика. При этом резко растет число св зей между разр дами, так как на входной вентиль старшего разр да должны быть поданы входные управл ющие сигналы от всех предшествующих ему младших разр дов , увеличиваетс  «агрузка на младшие разр ды , растет число входов вентилей (в старших разр дах до 20-30), что приводит к увеличе1нию объема оборудовани . Это усложн ет устройство и снижает его надежность. Таким образом, в известных устройствах при большом числе разр дов и высокой частоте входного сигнала съем кода с делител  с последовательным запуском не может быть осуществлен, если врем  переноса единицы превышает период сигнала опорного генератора . Использование в этом случае делител  с параллельным запуском увеличивает объем оборудовани , усложн ет схему, резко повышает требовани  к быстродействию старших

разр л-ов делител  и снижает надежность устройства .

Цель изобретени  - обеспечение съема любой кодовой комбинации с регистра делител очетчика (1без его останова), в котором максимальное врем  переноса единицы превышает период сигнала задающего генератора, при сохранении надел4ности и высокой точности.

Дл  этого в устройстве съема кода с многоразр дным делителем-счетчиком съем кода с групп младших и старших разр дов осуществл етс  раздельно; разр ды на группы дел т из услови , что макаи.мальное врем  переноСа единицы (переполнени  в группе, не превышает, например, половины периода входного сигнала данной группы. При поступлении импульса съема кода он синхронизируетс  со вторым полупериодом задающего генератора и подаетс  на узел съема кода группы младших разр дов непосредственно, а на узел съема кода группы старших разр дов - через дополнительный логический формирователь, на выходе которого формируетс  импульс только в течение второго полупериода выходного сигнала группы младших разр дов,  вл ющегос  входньш сигналом группы старших разр дов.

На фиг. 1 представлена блок-схема предлагаемого устройства. На фиг. 2 - пример реализации устройства.

Прин ты следующие обозначени : задающий генератор /; делитель-счетчик 2; узел 3 съема кода; узел 4 синхронизации входного импульсного сигнала задающего генератора; щины 5 выдачи кода; группы младших 6 и старщих 7 разр дов делител -счетчика 2; узлы 8, 9 съема кода младших и старших разр дов; дополнительный логический формирователь 10 сигнала управлени ; триггеры 11 (см. фиг. 2); лагичеокне схемы «И 12; логичеокие схемы «ИЛИ 13; формирователь 14 импульсов заданной длительности.

В уст1ройСТ1ве задающий генератор / соединен с делителем-счетчиком 2, к разр дам которого присоединен узел 3 съема кода, управл ющий вход которого соединен с выходом узла 4 синхронизации входного импульса съема кода, при поступлении которого шины 5 оказываютс  присоединенными к разр дам делител -счетчика 2. Разр ды делител -счетчика 2 условно разделены на группы 6, 7 младших и старших разр дов, к которым присоединены соответствующие узлы 8, 9 съема кода, вход щие в узел 3 съема кода; вход узла 8 съема кода соединен с выходом узла 4 синхронизации непосредственно, а вход узла 9 съема кода группы старших разр дов - через дополнительный логический формирователь 10 другие входы которого присоединены к выходам группы 6 младших разр дов делител  2.

Устройство работает следующим образом.

При подаче импульса съема кода на вход узла 4 синхронизации, на его выходе формируетс  импульс, совпадающий во времени с вторым полупериодом сигнала задающего генератора / (считают, что импульсы запуска

де.чител  совпадают с первых) нолупериодом). Разр д) делител  на дел т из услови , что максимальное врем  переноса единицы в группе меньше половины полупериода

входного сигнала группы. Поэтому в течение первого полупериода все переходные процессы в группе 6 младших разр дов уже заканчиваютс , и импульс съема кода с выхода узла 4, «прив занный ко второму полупериоду, подаетс  непосредственно на вход узла 8 съема кода группы младших разр дов. При этом на выходных шинах 5 группы младших разр дов возникают импульсы, соответствующие коду числа, содержащемус  в данный момент в

группе младших разр дов 6.

На вход узла 9 съема кода группы старших разр дов 7 синхронизированный импульс с узла 4 подаетс  через дополнительный логический формирователь 10.

Если синхронизирующий импульс происходит в течение второго полупериода выходного сигнала грушпы 6 младших разр дов ( вл ющегос  входным дл  группы 7 старщих разр дов ) , то оп передаетс  на вход узла 9 без

задержки; если же импульс приходит в течение первого полупериода, выходного сигнала группы младших разр дов, то он передаетс  на вход узла 9 с задержкой до второго полупериода выходного сигнала группы младших

разр дов. Таким образом, съем кода числа с группы 7 старших разр дов происходит во втором полупериоде входного сигнала данной группы, когда по услови 0 все переходные про-. цессы в группе уже закончились и код может

быть сн т без ошибки. При поступлении импульса на вход узла 9, на его выходных шинах 5 формируетс  код числа, содержащегос  в старших разр дах. Задержка съема кода старших разр дов до второго полупериода

входного сигнала группы не вносит ошибки, так как счетные импульсы приход т на вход группы один раз в период входного сигнала, а в интервале между ними других счетных импульсов не поступает.

Раздельный счет кода с групп младших и старших разр дов обеспечивает высокую точность съема и в тех случа х; когда максимальное врем  установлени  комбинации во всех разр дах делител  превышает период

сигнала задающего генератора. Поэтому можно строить делитель-счетчик по самой экономичной и надежной схеме с последовательным переносом единицы из младших разр дов в старшие; при этом частота входного сигнала

при переходе к старшим разр дам снижаетс , а требовани  к их быстродействию уменьшаютс . В большинстве случаев достаточно разделить разр ды на две группы, так как уже п ть двоичных разр дов в младшей группе

снижают частоту входного сигнала старшей группы в раза. Но это значит, что в старщей группе необходимые услови  будут выполн тьс  дл  двоичных разр дов того же быстродействи , что и младшие,

или дл  32 разр дов, в 5 раз меньшее быстродействие. Очевидно, этого вполне достаточно в большинстве практических случаев (25-30 разр дов). Очевидно, реализаци  узлов уотройст1вва технических трудностей не вызывает.

На фиг. 2 приведен пример реализации устройства «а триггерах //, лопичеСки.х схемах «И 12, «ИЛИ 13, и формировател х М импульсов задаиной длительности. Формиро-ватели 14 формируют импульсы с длительностью, меньшей половины периода сигнала задаюш.его генератора. Это позвол ет избежать съема ошибочных кодов. Делитель-счетчик 2 состоит из последовательно запускаемых по счетному входу триггеров 11, узлы съема кода состо т из двухвходовых схем «И. Узел 4 синхронизации -состоит из триггера 11, схемы «И 12 и формировател  14. Формирователь 10 состоит из триггера 11, схем «И 12, «ИЛИ 13 и формировател  14.

Если сигнал на вход дополнительного логического формировател  10 поступает в течение второго полупериода сигнала группы 6 младших разр дов, то он проходит на выход дополнительного логического формировател  10 через схему «И 12, схему «ИЛИ 13 и формирователь 14 1црактически .без задержки. Если же он приходит в течение первого полупериода , то поступает через схему «И 12 на вход триггера // и переводит его в единичное состо ние. С выхода триггера сигнал подаетс  на схему «И 12, на выходе которой будет сформирован сигнал лишь во втором полупериоде, когда на ее втором входе также будет единичный сигнал. Он подаетс  на выход через схему «ИЛИ 13 и формирователь 14 и одновременно сбрасывает триггер в исходное состо ние.

Таким образом, с.хе.ма всех узлов достаточно проста и надежна. Объем оборудовани  дополнительного .чогического формировател  10 незначителен, а схе.ма многоразр дного делител  предельно проста по сравнению с требуемым при таких же услови х в известных устройствах делителем с параллельным запуском всех разр дов.

При работе на предельных частотах, когда

задержка в одном разр де соизмерима с половиной периода сигнала задающего генератора, Б группе младших разр дов следует использовать параллельный перенос. При малом числе разр дов (3-5) это незначительно усложн ет

устройство, но обеспечивает нормальный режим работы дл  группы старших разр дов.

Предмет изобретени 

Устройство съема кода с регистра делител счетчика , содержашее делитель-счетчик, узел синхронизации импульса команды съемом кода , узлы съема кода, присоединенные к разр дам делител , и логические схемы, отличающеес  тем, что, с целью повышени  надежности и точности устройства, снижени  требовани  iK быстродействию элементов и узлов делител , оно содерл ит дополнительный логический формирователь, при этом вход узла съема кода группы младших разр дов соединен с выходом узла синхронизации, вход узла съема кода группы старших разр дов подключен к выходу узла синхронизации через дополнительный логический формирователь, второй вход (входы) которого соединен с выходом (выходами) группы младших разр дов делител -счетчика .