SU368616A1

SU368616A1 - DEVICE FOR INTEGRATION OF VARIABLES PRESENTED IN ANALOG FORM WITH A FLOATING

Info

Publication number: SU368616A1
Application number: SU1491870A
Authority: SU
Priority date: 1970-11-20
Filing date: 1970-11-20
Publication date: 1973-01-26

Description

Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.

Известны устройства дл интегрировани переменных, представленных в аналоговой форме с плавающей зап той, содержащие схему выбора максимального пор дка, операционный усилитель-инвертор, компараторы, подключенные одними из входов к входным клеммам значений пор дков, а выходами через дешифраторы к включенным во входную цепь усилител -интегратора мантиссы ключам, вторые входы которых соединены со входными клеммами значений мантисс.Devices for integrating variables represented in analog form with a floating point are known, containing a maximum order selection circuit, an operational amplifier-inverter, comparators connected by one of the inputs to the input terminals of order values, and outputs through decoders to the included amplifier circuits -integrator mantissa keys, the second inputs of which are connected to the input terminals of the mantissa values.

Предложенное устройство отличаетс от известных тем, что в него введена схема дл запоминани наибольшего напр жени , выход которой через операционный усилитель-инвертор подключен ко входам компараторов, а вход присоединен к выходу схемы выбора максимального пор дка и к дополнительному компаратору, подключенному через дополнительный дешифратор к ключам, установленным в цепи обратной св зи операционного усилител -интегратора мантиссы последовательно с основным и двум дополнительными конденсаторами, причем каждый из них и вс цепь обратной св зи зашунтированы дополнительными ключами.The proposed device differs from the known ones by introducing a circuit for storing the highest voltage, the output of which through an operational amplifier-inverter is connected to the inputs of the comparators, and the input is connected to the output of the maximum order selection circuit and to an additional comparator connected via an additional decoder to the keys installed in the feedback circuit of the op amp integrator mantissa in series with the main and two additional capacitors, each of them and all The feedback is shunted with additional keys.

Это позволило расширить диапазон изменени переменных, повысить быстродействие иThis allowed us to expand the range of variables, increase the speed

обеспечило возможность автоматического изменени масштаба.provided the ability to automatically zoom.

Блок-схема устройства приведена на чертеже .The block diagram of the device shown in the drawing.

Устройство содержит схему выбора максимального пор дка /, операционный усилитель-инвертор 2, компараторы 3, подключенные одними из входов к выходным клеммам значений пор дков, а выходами через дешифраторы 4 к включенным во входную цепь усилител -интегратора мантиссы 5 ключам 6, вторые входы которых соединены с выходными клеммами значений мантисс.The device contains a circuit for selecting the maximum order /, operational amplifier-inverter 2, comparators 3, connected by one of the inputs to the output terminals of the order values, and outputs through decoders 4 to the keys 6 included in the input circuit of the amplifier-integrator mantissa 5, the second inputs of which connected to the output terminals of the mantis values.

Кроме того, устройство содержит схему дл In addition, the device contains a circuit for

запоминани наибольшего напр жени 7, выход которой через операционный усилительинвертор 2 подключен ко входам компараторов 3, а вход - к выходу схемы выбора максимального пор дка / и к дополнительномуstoring the highest voltage 7, the output of which through the operational amplifierinverter 2 is connected to the inputs of the comparators 3, and the input to the output of the selection circuit of the maximum order / and to the additional

компаратору 8, подключенному через дополнительный дешифратор 9 к ключам JO, включенным в цепь обратной св зи усилител интегратора мантиссы 5 последовательно с основным // и двум дополнительными }2comparator 8 connected via an additional decoder 9 to the keys JO, included in the feedback circuit of the amplifier integrator of the mantissa 5 in series with the main // and two additional} 2

конденсаторами, причем каждый из них и вс цепь обратной св зи зашунтированы дополнительными ключами 13.capacitors, each of which and the entire feedback circuit are shunted with additional keys 13.

Схема выполн ет функции интегрировани п входных величии, представленных в аналоговой форме с плавающей зап той:The circuit performs the functions of integrating n input magnitudes represented in analog form with a floating point:

Xi, xz,...,Xn - мантиссы входных переменных;Xi, xz, ..., Xn - mantissa of input variables;

Xi, Х2,...,Хп - пор дки входных переменных;Xi, X2, ..., Xn are orders of input variables;

у - мантисса интеграла; vo - пор док интеграла; V - наибольшее значение пор дка входных переменных.y is the mantissa of the integral; vo is the order of the integral; V is the largest value of the order of input variables.

На вход компаратора 8 поступает разность пор дков - Vo,The input of the comparator 8 is the difference of the orders - Vo,

где ло - значение пор дка, хран щеес в схеме дл запоминани наибольшего напр жени 7;where lo is the value of the order stored in the circuit for storing the highest voltage 7;

V - выходна Величина схемы выбора максимума 1.V - output The value of the maximum selection scheme is 1.

Выходы дешифратора 9, присоединенного к компаратору 8, До, Ц, Дг, Дз соответствуют следующим значени м:The outputs of the decoder 9 connected to the comparator 8, C, C, Dg, Dz correspond to the following values:

До 1 при .;Up to 1 per;

Д, 1 при Av 1;D, 1 with Av 1;

U2 1 при Av 2;U2 1 with Av 2;

при . at.

Выходы дешифратора 9 должны обеспечивать такую коммутацию в цепи обратной св зи операционного усилител -интегратора мантиссы 5, чтобы напр жение на основном конденсаторе 11 изменилось следующим образом:The outputs of the decoder 9 must ensure that the switching in the feedback circuit of the operational amplifier-integrator of the mantissa 5 is such that the voltage on the main capacitor 11 changes as follows:

при До-1 - осталось без изменени ,with Do-1 - unchanged,

при Д -уменьшилось в 10 раз,when D is reduced by 10 times

при уменьшилось в 100 раз,with decreased by 100 times,

при уменьшилось до 0.when decreased to 0.

Уменьшение напр жени на основном конденсаторе 11 достигаетс кратковременным подключением дополнительных конденсаторов 12 (соответственно при Д1 1 и ) и закорачиванием основного конденсатора 11 при . Эти переключени обеспечиваютс ключами 10, управл емыми соответственно сигналами До, Д1, Д2, ДзПредлагаема структура блока интегрировани обеспечивает изменение пор дка значени интеграла в зависимости от изменени пор дка значени подынтегральной функции в процессе интегрировани .The voltage reduction at the main capacitor 11 is achieved by briefly connecting additional capacitors 12 (respectively, at D1 1 and) and shorting the main capacitor 11 at. These switches are provided by keys 10, controlled respectively by signals Do, D1, D2, Dz. The proposed structure of the integration unit provides a change in the order of the integral value depending on the change in the order of the value of the integrand in the integration process.

Схема работает следующим образом.The scheme works as follows.

Значение наибольшей величины пор дка интеграла, запомненное в схеме дл запоминани наибольшего напр жени 7 с помощью компаратора 3 сравниваетс со значением пор дка подинтегральной функции. Если пор док выходной величины устройства меньше значени , запомненного в схеме дл запоминани наибольшего напр жени 7, или равен этому значению, напр жение на конденсаторе // операционного усилител -интегратора мантиссы 5 не измен етс , так как на выходе дешифратора 4, подключенного к компаратору 3, , Дl-fД2 Дз 0, и, следовательно , открыты дополнительные ключи 13, шунтирующие дополнительные конденсаторы 12 и подключающие основной конденсатор )/ к выходу операционного усилител -интегратораThe value of the largest value of the order of the integral memorized in the circuit for storing the highest voltage 7 using comparator 3 is compared with the value of the order of the integrand. If the order of the output value of the device is less than or memorized in the circuit for storing the highest voltage 7, or equal to this value, the voltage on the capacitor // operational amplifier-integrator of the mantissa 5 does not change, since the output of the decoder 4 connected to the comparator 3, Dl-fD2 Dz 0, and, therefore, additional switches 13 are opened, shunting additional capacitors 12 and connecting the main capacitor) / to the output of the operational amplifier-integrator

мантиссы 5. Если же пор док входной величины больше значени , запомненного схемой дл запоминани наибольшего напр жени 7 (т. е. больше пор дка интеграла), то компараторна схема 3 обеспечивает на выходе дешифратора 4 и равенство 1 одного из выходов дешифратора Дь Да или Дз (в зависимости от величины разности пор дков интеграла и подинтегральной функции). Приmantissa 5. If the order of the input value is greater than the value memorized by the circuit for storing the highest voltage 7 (i.e., more than the order of the integral), then the comparator circuit 3 provides the output of the decoder 4 and the equality 1 of one of the decoder outputs D Yes or Dz (depending on the magnitude of the difference between the orders of the integral and the integrand function). With

Д1 1 или (открыт ключ 10) основной конденсатор 11 шунтируетс одним из дополнительных конденсаторов 12, при основной конденсатор 11 шунтируетс дополнительным ключом 13.D1 1 or (key 10 is opened) the main capacitor 11 is shunted by one of the additional capacitors 12, while the main capacitor 11 is shunted by the additional key 13.

Таким образом, при пор дке входной величины , большем пор дка интеграла, основной конденсатор 11 операционного усилител -интегратора мантиссы 5 разр жаетс (частично нли полностью), обеспечива соответствующее уменьшение мантиссы интеграла.Thus, when the input value is larger than the integral, the main capacitor 11 of the operational amplifier-integrator of the mantissa 5 is discharged (partially in full), providing a corresponding decrease in the integral mantissa.

Шунтирование дополнительного конденсатора 12 происходит за врем , пока схема дл запоминани наибольшего напр жени 7 не запомнила новое значение пор дка. ПослеThe shunting of the additional capacitor 12 takes place while the circuit for storing the highest voltage 7 has not memorized the new order value. After

этого пор док интеграла будет равен пор дку подынтегральной величины v, следовательно , на выходе дешифратора будет: , 0; ключи 10 закроютс , ключи 13 - откроютс . Таким образом, в предлагаеMOM устройстве осуществл етс изменение масштаба при интегрировании.this order of integral will be equal to the order of the integrand v, therefore, the output of the decoder will be:, 0; the keys 10 will close, the keys 13 will open. Thus, in the proposed MOM device, the scale is modified during integration.

Предмет изобретени Subject invention

Устройство дл интегрировани переменных , представленных в аналоговой форме с плавающей зап той, содержащее схему выбора максимального пор дка, операционный усилитель-инвертор, компараторы, подключенные одними из входов к входным клеммам значений пор дков, а выходами через дешифраторы к включенным во входную цепь усилител -интегратора мантиссы ключам, вторые входы которых соединены со входнымиA device for integrating variables represented in analogue floating-point form containing a maximum order selection circuit, an operational amplifier-inverter, comparators connected by one of the inputs to the input terminals of the order values, and outputs through the decoders to the included in the input amplifier circuit integrator mantissa keys, the second inputs of which are connected to the input

клеммами значений мантисс, отличающеес тем, что, с целью расширени диапазона изменени переменных, повышени быстродействи и обеспечени возможности автоматического изменени масштаба, в него введенаterminals of mantis values, characterized in that, in order to expand the range of variable change, increase speed and enable automatic zooming,

схема дл запоминани наибольшего напр жени , выход которой через операционный усилитель-инвертор подключен ко входам компараторов, а вход присоединен к выходу схемы выбора максимального.пор дка и к дополнительному компаратору, подключенному через дополнительный дешифратор к ключам, установленным в цепи обратной св зи операционного усилител -интегратора мантиссы последовательно с основным и двум дополнительными конденсаторами, причем каждый из них и цепь обратной св зи зашунтированы дополнительными ключами.a circuit for storing the highest voltage, the output of which through the operational amplifier-inverter is connected to the inputs of the comparators, and the input is connected to the output of the selection circuit of the maximum power and to the additional comparator connected via the additional decoder to the keys installed in the feedback circuit of the operational amplifier - integrator mantissa in series with the main and two additional capacitors, each of them and the feedback circuit are shunted with additional keys.