SU367572A1

SU367572A1 - VOEOYUSNAYA psh; - 1. „sh *

Info

Publication number: SU367572A1
Application number: SU1637985A
Authority: SU
Inventors: И. В. Берг Б. А. Красюк С. С. Милашов Ф. Г. Старое
Priority date: 1971-03-09
Filing date: 1971-03-09
Publication date: 1973-01-23

Description

1one

Изобретение относитс к электронной технике , а именно к способам контрол интегральных схем дл вычислительных машин.This invention relates to electronic engineering, and specifically to methods for controlling integrated circuits for computers.

Известны способы контрол интегральных схем, основанные на применении электронного пучка, по которым поток электронов направл ют на поверхность исследуемой интегральной схемы, что дает возможность судить о ее структуре.Methods are known for controlling integrated circuits based on the use of an electron beam, by which the flow of electrons is directed onto the surface of the integrated circuit under study, which makes it possible to judge its structure.

Недостатками известного способа вл ютс частичный выход из стро интегральной схемы в результате взаимодействи ее с интенсивным излучением и невозможность автоматизировать процесс измерени параметров интегральных схем.The disadvantages of this method are the partial failure of the integrated circuit as a result of its interaction with intense radiation and the inability to automate the process of measuring the parameters of integrated circuits.

Цель изобретени - уменьшение воздействи электронного пучка на элементы контролируемой схемы и повышение производительности .The purpose of the invention is to reduce the effect of the electron beam on the elements of the controlled circuit and increase productivity.

Это достигаетс тем, что электронный пучок аксиально-симметричной или плоскопараллельной формы сканируют параллельно контролируемой поверхности интегральной схемы, на которую подано напр жение питани , фиксируют на люминесцентном экране или другом фотоприемнике отклонение электронов пучка, вызванное .взаимодействием электронов с электрическими нол ми рассеивани интегральных схем. Сравнива полученную картину с эталонной , суд т о качестве издели .This is achieved by scanning the electron beam of an axially symmetric or plane-parallel form parallel to the controlled surface of the integrated circuit to which the supply voltage is applied, fixing on the luminescent screen or other photodetector the deflection of the beam electrons caused by the interaction of electrons with the electrical circuits of the integrated circuits. Comparing the resulting picture with the reference, the quality of the product is judged.

Предлагаемый способ осуществл етс следуюш ,им образом.The proposed method is carried out in the following manner.

Исследуемую интегральную схему помеш.ают в специальное устройство, позвол ющее включать отдельные или все элементы схемы.The integrated circuit under study is placed in a special device that allows switching on some or all of the circuit elements.

Формируемый электронный поток проходит параллельно поверхности исследуемой схемы, и, взаимодейству с электронными пол ми одного или нескольких включенных элементов, отклон етс ими. Отклонение электронов потока фиксируетс на люминесцентном экране или на фотоприемнике другого типа. Полученное изображение сравнивают с изображением эталонной интегральной схемы, что дает возможность провести исследование и проверку данной схемы.The generated electron flow runs parallel to the surface of the circuit under study, and, interacting with the electronic fields of one or several included elements, is deflected by them. The deviation of the flux electrons is recorded on a fluorescent screen or on a different type of photodetector. The resulting image is compared with the image of the reference integrated circuit, which makes it possible to conduct research and verification of this circuit.

При формировании электронного потока плоскоиараллельной формы контролируют несколько или все включенные элементы схемы.During the formation of an electron flux of a plane-parallel form, several or all of the included circuit elements are controlled.

При формировании электронного потока аксиально-симметричной формы исследуют один или несколько включенных элементов схемы при различных положени х интегральной схемы относительно скольз щего вдоль ее поверхности электронного пучка.During the formation of an axially symmetric electron flow, one or several included circuit elements are examined at different positions of the integrated circuit relative to the electron beam sliding along its surface.

Исследование интегральной схемы производ т и при noMOHUi муаровых картин, получаемых на люминесцентном экране или другом фотопрнемнике, комбиниру включение илиThe study of the integrated circuit was also carried out with noMOHUi of moire patterns obtained on a luminescent screen or other photographic receiver, combining the inclusion or

выключение отдельных элементов интегральной схемы.shutdown of individual elements of the integrated circuit.

Предмет изобретени Subject invention

Способ контрол интегральных схем с помощью сканирующего электронного пучка аксиально-симметричной или плоскопараллельной формы, отличающийс тем, что, с целью уменьшени воздействи электронного пучка на элементы контролируемой схемы и повыщени производительности, электронный пучок направл ют параллельно контролируемой поверхности интегральной схемы, на которую подано напр жение питани , и фиксируют отклонение электронов пучка, вызванное взаимодействием электронов с пол ми рассеивани интегральной схемы, с последующим сопоставлением данного отклонени электронного пучка с отклонением, вызванным его взаимодействием с эталонной интегральной схемой .A method of controlling integrated circuits using an axially symmetric or plane-parallel-shaped scanning electron beam, characterized in that, in order to reduce the effect of the electron beam on the elements of the circuit under control and to increase productivity, the electron beam is directed parallel to the controlled surface of the integrated circuit on which the voltage is applied power, and fix the electron beam deflection caused by the interaction of electrons with the scattering fields of the integrated circuit, followed by matching representation of the deflection of the electron beam with a deviation caused by its interaction with the reference integrated circuit.