SU363177A1

SU363177A1 - THRESHOLD RECORDER

Info

Publication number: SU363177A1
Application number: SU1628043A
Authority: SU
Inventors: Э. Р. Теснавс В. А. Янушковский Я. А. Битите Ю. Е. Пионтек Н. Н. Яхно В. Л. Зданкевич
Priority date: 1971-03-02
Filing date: 1971-03-02
Publication date: 1972-12-30

Description

Известны пороговые регистраторы, содержащие реверсивный счетчик и генератор опорного сигнала. Однако они не обладают требуемой точностью.Known threshold recorders containing a reversible counter and a generator of the reference signal. However, they do not have the required accuracy.

Предлагаемый пороговый регистратор содержит две схемы совпадени и два дешифратора . При этом выходы разр дов реверсивного счетчика через дешифраторы подключены к входам схем совпадени , выходы которых соединены с входами реверсивного счетчика. Такое выполнение повышает точность устройства.The proposed threshold recorder contains two matching schemes and two decoders. In this case, the outputs of the bits of the reversible counter are connected via decoders to the inputs of the coincidence circuits, the outputs of which are connected to the inputs of the reversible counter. This embodiment improves the accuracy of the device.

На чертеже приведена блак-схема устройства .The drawing shows a block diagram of the device.

Она содержит входные клеммы /, генератор опорного сигнала 2, схема совпадени «И 3, схема совпадени «И 4, реверсивный счетчик 5, дешифратор 6 и дешифратор 7.It contains the input terminals /, the reference signal generator 2, the match circuit "AND 3, the match circuit" AND 4, the reversible counter 5, the decoder 6 and the decoder 7.

Кабель, по которому подаетс анализируемый сигнал, подключен к входным клеммам 1, соединенным с входом схемы совпадени «И 3. Выход схемы совпадени «И 3 соединен с входом «суммировани реверсивного счетчика 5, второй вход схемы совпадени «И 3 соединен с входом дешифратора 6.The cable, through which the analyzed signal is fed, is connected to the input terminals 1 connected to the input of the match circuit "AND 3. The output of the matching circuit" AND 3 is connected to the input of the "summation of the reversible counter 5, the second input of the match circuit" And 3 is connected to the input of the decoder 6 .

Выход генератора опорного сигнала 2 соединей с входом схемы совпадени «И 4. Второй вход схемы совпадени «И 4 соединен с выходом дешифратора 7, а выход схемы совпадени «И 4 соединен с входом «вычитани реверсивного счетчика 5.The output of the reference signal generator 2 is connected to the input of the match circuit "AND 4. The second input of the match circuit" AND 4 is connected to the output of the decoder 7, and the output of the match circuit "AND 4 is connected to the input" of the subtraction counter 5.

Входы дешифраторов 6, / подключены к выходам числовых разр дов реверошного счетчика 5.The inputs of the decoders 6, / are connected to the outputs of the digit bits of the reversing counter 5.

В зависимости от того, необходимо ли регистрировать порог превышени средней , скорости счета анализируемого сигнала над средней скоростью счета опорного сигнала или порог превышени средней скорости счета опорного сигнала над средней скоростью счета анализируемого сигна.а, выход генератора опорного сигнала 2 может быть подключен к входу схемы совпадени «И 3 и входные клеммы 1 анализируемого сигнала к входу схемы совпадени «И 4.Depending on whether it is necessary to register the threshold of exceeding the average, the count rate of the analyzed signal above the average count rate of the reference signal or the threshold exceeding the average count rate of the reference signal above the average count rate of the analyzed signal, the output of the reference signal generator 2 can be connected to the input of the circuit matches "AND 3 and the input terminals 1 of the analyzed signal to the input of the matching circuit" AND 4.

Предположим что на выходе дешифратора 6 по вл етс сигнал «О только в том случае, если в реверсивном счетчике 5 все числовые разр ды наход тс в единичном состо нии, а на выходе дешифратора 7 по вл етс сигнал «О только в том случае, если в реверсивном счетчике 5 все 4HCviOBbie разр ды наход тс в нулевом состо нии.Suppose that at the output of decoder 6 a signal "O appears only if in the reverse counter 5 all numerical bits are in a single state, and at the output of decoder 7 a signal appears" O only if in the reversible counter 5, all 4HCviOBbie bits are in the zero state.

Импульсные потоки от входных клемм У и от генератора опорного с 1гнала 2 через схемы совпадени «И 3 и 4 поступают на соответствующие входы реверсивного счетчика 5. В реверсивном счетчике 5 происходит вычитание импульсных потоков. В случае, если средн скорость счета анализируемого импульсного потока .V.;t будет -больше средней скорости счета опорного и.М:пульсного потока NO, то число, записанное в реверсивном счетчике 5, со временем будет увеличиватьс . Это будет продолжатьс до того момента, пока все числовые разр ды реверсивного счетчика примут единичное состо ние. Тогда па выходе дешифратора 6 по витс сигнал «ноль и закроет поступление потока NX через схему совпадени «И 3. Это состо ние будет удерживатьс до момента, когда ко входу вычитани придет хот бы один импульс, перевод щий из единичного состо ни цифровые разр ды в другое, после чего откроетс схема совпадени «И 3 и на вход суммировани будет подаватьс Л-.. Аналогично , в случае если ирн переходе чнсловых разр дов реверсивного счетчика в нулевое состо ние на выходе дешифратора 7 но вл етс сигнал «О и прекратитс поступление опорного импульсного потока через схему совпадени «И 4 на вход вычитани реверсивного счетчика. Это будет продолжатьс до того момента , пока хот бы один импульс придет на вход суммировани реверсивного счетчика, что обеснечивает сохране н;е определенной информации о предыдущем периоде сравнени , так как не сбрасывает число, записанное в реверсивном счетчике. Величина объема информации запоминаемой в реверсивном счетчике зависит от состо ний дешифраторов б и 7, при которых они выдают сигнал запирани схем совпадени «И 3 и4. Измен это состо ние можно устанавливать необходимую величину оперативной пам ти. О соотношении сигналов Лх и можно судить по числу, снимаемому с числовых разр дов реверсивного счетчика.Pulse streams from the input terminals Y and from the reference generator from 1 signal 2 through matching circuits And 3 and 4 are fed to the corresponding inputs of the reversible counter 5. In the reversible counter 5, the pulsed flows are subtracted. In case the average count rate of the analyzed pulse stream .V.; T is greater than the average count rate of the reference and.M: pulse stream NO, then the number recorded in the reversible counter 5 will increase with time. This will continue until all numeric digits of the reversible counter become one state. Then, at the output of the decoder 6, the signal "zero" closes the flow of the flow NX through the match circuit And 3. This state will be held until the moment when at least one impulse arrives at the input of the subtracting, which translates digital bits from the single state another, after which the match circuit “I 3” is opened and L- is input to the summation input. Similarly, if the transfer of the reverse-order counter digit bits to the zero state at the output of the decoder 7, the signal “O” will stop and the reference them pulse flow through the AND 4 match circuit to the input of the subtraction of the reversible counter. This will continue until such time as at least one pulse arrives at the input of the summation of the reversible counter, which makes it impossible to save certain information about the previous comparison period, since it does not reset the number recorded in the reversible counter. The amount of information stored in the reversible counter depends on the states of the decoders b and 7, at which they give a signal to lock the match schemes And 3 and 4. By changing this state, you can set the required amount of RAM. The ratio of the signals Lx can be judged by the number taken from the numerical bits of the reversible counter.

Предмет изобретени Subject invention

Пороговый регистратор, содержащий реверсивиый счетчик и генератор опорного сигнала, отличающийс тем, что, с целью повышени точности, он содержит две схемы совпадепи и два дешифратора, причем выходы разр дов реверсивного счетчика через дешифраторы подключены к входам схем совпадени , выходы которых соединены с входами реверсивного счетчика.A threshold recorder containing a reversible counter and a reference signal generator, characterized in that, in order to improve accuracy, it contains two coincidence circuits and two decoders, with the outputs of the counter counter bits being connected via the decoders to the inputs of the coincidence circuit, the outputs of which are connected to the reverse inputs counter.

I I

.,.

..

асцг п дддцж, „ ц.едгЛastsg p dddtszh, „c.edgL