SU362323A1 - Ан ссср - Google Patents

Description

1

Изобретение относитс  к устройствам распознавани  образов и может использоватьс  при классификации данных, в частности, диагностике разлнчиых видов (технической, медицииской и др.).

Известно устройство дл  адаптивного (но мере поступлени  даииых) построени  совокупности обучающих изображений, осиоваипое на аппроксимации распределени  обучающей выборки с помощью набора элсмеитарных эталонов в виде сфер. Устройство содержит вычислитель подоби  ds с нороговой схемой и нам ть дл  всех векторов - центроидов сфер.

Однако устройство по такой схеме значительно усложн етс  из-за необходимости хранени  в пам ти большого количества элементарных эталонов, что приводит к увеличению времени классификации и обучени  и снижению быстродействи  устройства.

Целью предложениого изобретени   вл етс  повышение быстродействи  и сокраи еиие времени классификации и обучени .

Указанна  цель достигаетс  тем, что классификатор содержит блок укруииени  эталонов , одна группа входов которого св зана с выходами регистра числа, а друга  - с выходами регистра считывани , одна группа выходов подключена через контакты переключател  режимов работы с решающим устройством , а друга  группа выходов - ко входам коммутатора записи, причем управл ющий вход блока укрупнени  эталонов подключен к выходу схемы совпадени  нулей.

Блок укрупнени  эталонов может содержать последовательно соедииенные узел вычитани  и регистр разности, выходы которого через узлы выделени  положительной и отрицательной единнц подключены к одним входам узда ключевых элементов, другими входами подключепиого к выходам схемы инверсий, причем вход схемы инверсий подключен к управл ющему входу блока, выходы регистра разноет .ч - к одной групие выходов блока, и выходы узла ключевых элементов - к друго11 группе выходов блока, одпа группа входов узла вычитани  подключена к первой группе входов блока, а друга  группа входов вычнтающего устройства - ко второй группе входов и соответствующим входам узла ключевых элементов.

На фиг. 1 показана функциональна  схема устройства; фиг. 2 иллюстрирует преобразование дл  случа  двух измерении, выполн слюе преобразователем «вектор - скал р.

На чертежах обозначено:

} - измеритель признаков; 2 - преобразователь «вектор-скал р ; 3-регистр числа; 4 - запомииающее устройство; 5 - коммутатор считывани ; 6 - регистр считывани ; 7 -

коммутатор записи; 8 - блок укрупнени  эталонов; 9 - узел вычитани ; W - регистр разиостн; // - узел выделени  положительной единицы; 12-узел выделени  отрицательиой елиницы; 13-схема «совпадени  нулей ; 14- ключ; 15 - узел ключевых элементов; 16 - переключатели режимов работы; 17 - решающее устройство; 18 - индикатор; 19 - схема инверсий.

Измеритель признаков / по / параллельным каналам обеспечивает измерение и выдачу параметров , образующих /-мерный вектор признаков X (Xi, ..., Xi). В качестве измерител  при классификации случайных процессов, например , может использоватьс  параллельный спектральный анализатор. Выход измерител  признаков / соединен со входом преобразовател  «вектор - скал р (число) 2. Суть преобразовани  состоит в сканировании определенным образом /-мерного простраиства нризнаков , разбитого на элементарные гиперкубы, и отображении пути сканировани  в пор док следовани  интервалов на одномерной оси R. Фиг. 2 иллюстрирует преобразование дл  случа  2-х измерений. Интервалу на оси JR с пор дковым номером, например, 14 соответствует четырнадцатый по пути сканировани  квадрат и т. п. Выходом преобразовател  2  вл етс  регистр числа 3, куда записываетс  результат преобразовани  - число. Регистр числа 3 подсоединен к первой группе входов узла вычитани  9, вход щего в блок 8 укрупнени  эталонов. Втора  группа входов вычитающего устройства соединена с регистром считывани  6 коммутатора считывани  5. Выход вычитающего устройства св зан со входом регистра разности 10, выход которого в режиме обучени  подан на входы узла 11 выделени  положительной единицы результата вычитани  и узла 12 отрицательной единицы результата вычитани , а в режиме классификации - на входы решающего устройства 17. Выходы каждого узла (11 и 12) подсоединены к унравл ющим входам ключей узла 15 ключевых элементов, вторые входы узла 15 соединены с выходом регистра 3, а третьи - с выходом схемы инверсий 19. Выходы ключей узла 15 подсоединены ко входу коммутатора записи 7 запоминающего устройства 4.

Кроме того, выход регистра считывани  6 подключен ко входу схемы 13 «совпадени  нулей , выход которой подан на управл ющий вход ключа 14; второй вход ключа 14 св зан с выходами регистра преобразовател  3, а выход- с коммутатором записи 7 и управл ющим входом схемы инверсий 19.

Рассмотрим работу схемы в режиме обучени , предполага , что пам ть вначале пуста. Реализаци  входного сигнала подаетс  на измеритель признаков 1, формирующий /-мерный вектор. В регистр 3 зацисываетс  результат преобразовани  - число, соответствующее этому вектору. В регистр считывани  6 с помощью коммутатора 5 из запоминающего устройства 4 заноситс  содержимое  чейки пам ти первого эталона. Так как эталон после прёобразовапи  отображаетс  в виде отрезка числовой оси 1 с двум  границами - числа .ми: левой (Л) и правой (Я), то емкость чейки пам ти и регистра 6 равна удвоенной емкости регистра 3. Если  чейка пам ти пуста, то схема 13 «совпадени  нулей выдает сигнал на запись через ключ 14 и коммутатор записи 7 содержимого регистра 3 в эту  чейку пам ти, одновременно блокиру  через схему инверсий 19 возможность записи через ключи узла /5. Если в  чейки пам ти эталона записано число, то в узле вычитани  9 из числа в регистре 3 последовательно вычитаетс 

левое число (граница) (Л) эталона Эь а затем правое число (/7) из регистра 6. Если уменьшаемое (число в регистре 3) больше вычитаемого (Я или Л числа регистра 6), то разность положительна. Если эта разность равна

+1, то в регистре разности 10 во всех разр дах , кроме младшего, будут записаны нули. Узел 11 выделени  положительной единицы результата вы вл ет этот факт. Если вычитаемое больше уменьшаемого, то результат получаетс  в дополнительном коде, причем результату (-1) соответствует наличие единиц во всех разр дах регистра 10. Узел 12 выделени  отрицательной единицы результата обнаруживает наличие (-1). В обоих случа х (±1)

на выходе соответствующего узла формируетс  сигнал, который управл ет записью числа из регистра 5 через соответствующие ключи узла ключевых элементов /5 в правую (Я) или левую (Л) часть  чейки пам ти эталона.

Таким образом, происходит вы вление соседства элементарных эталонов и укрупнение их. Если ни одно из условий (нет ±1, нет сигпала па выходе схемы 13 «совпадени  нулей) не выполн етс , вызываетс  следующа   чейка пам ти, и вектор (число) из регистра 3 заноситс  в пам ть KaiK новый эталон.

Проиллюстрируем процесс формировани  эталопов на нримере распределени  векторов фиг. 2. Пусть первым вектором, который заноситс  в пам ть как эталон, будет вектор с координатами , изображающа  точка которого попадает в квадрат № 27. Если какой-либо вектор имеет координаты (Vi, Vs), определ ющие его положение в квадрате № 26, то при

сравнении его номера с  чейкой пам ти, содержащей эталон из квадрата № 27, вычитающее устройство дает результат (-1), в результате чего в  чейке эталона сформируетс  эталон с границами, отображаемыми числами

№ 26 и № 27.

В режиме классификации вы вл етс  попадание юмера вектора неизвестной принадлежности X в один из эталонов в устройстве 17 с индикацией класса этого эталона в индикаторе 18. Рещающее устройство 17 провер ет выполнение услови :

Лг Г Пг,

где Л,- и Яг - права  и лева  граница (число) i-ro эталона.

Так как врем  классификации и обучени  определ етс  количеством эталоиов, то сокращение их числа путем «укруппени  уменьшает врем  классификации, обучени  и повышает быстродействие устройства.

Предмет изобретени 

Claims (2)

1. Адаптивный классификатор образов, содержащий последовательно соединенные измеритель признаков, преобразователь «векторскал р и регистр числа, последовательно соединенные коммутатор записи, первый цереключатель режимов работы, запоминающее устройство, коммутатор считывани  и регистр считывани , соединенный через схему совпадени  нулей с управл ющим входом ключа, сигнальные входы которого соединены с выходами регистра числа, а выход ключа - с одним из входов коммутатора записи, и последовательно соединенные второй переключатель режимов работы, решающее устройство и индикатор , отличающийс  тем, что, с целью повышени  быстродействи , он содержит блок укрупнени  эталонов, одна группа входов которого св зана с выходами регистра числа, а друга  - с выходами регистра считывани , однагруппа выходов подключена через второй переключатель режимов работы с решающим устройством, а друга  группа выходов - ко входам коммутатора записи, причем управл ющий вход блока укруинени  эталоиов подключен к выходу схемы совпадени  нулей.

2. Устройство по п. 1, отличаюч.1,ссс  тем, что блок укруппени  эталонов содержит последовательно соединенные узел вычитани  и регистр разности, выходы которого через узлы выделени  положительной и отрицательной единиц подключены к входам узла ключевых элементов, другие входы которого иодключены к выходам схемы инверсии, которой соединен с управл ющим входом блока , а выходы регистра разности подключены к одной группе выходов блока, и выходы узла ключевых элементов -к другой группе выходов блока, одна группа входов узла вычитани  подключена к первой группе входов блока , а друга  группа входов узла вычитапи  - ко второй группе входов и соответствующим входам узла ключевых элементов.

19

/

N14 NlS