SU328441A1

SU328441A1 -

Info

Publication number: SU328441A1
Application number: SU1367202A
Authority: SU

Description

изобретение относитс к области радиоэлектроники и может быть применено в качестве устройства с настраиваемой структурой, предназначенного дл выполнени логических и вычислительных функций и функций запоминани .The invention relates to the field of radio electronics and can be applied as a device with a customizable structure for performing logical and computational functions and memory functions.

Известны элементы вычислительной и запоминающей среды, содержащие устройство хранени информации, логический элемент, регистр сдвига, схему выбора направлений передачи информации, коммутационный элемент. Устройство с настраиваемой структурой, выполненное на базе этих элементов, можег быть использовано лишь дл выполнени функций запоминающего устройства последовательного действи . Применение структурно-однородного устройства дл выполнени функций запоминающего устройства с произвольной выборкой чеек пам ти требует введени в каждый элемент схемы опроса, выходы которой должны быть подключены к щинам считывани . Однако такое устройство и.меет низкую надежность, так как выход из стро одной схемы нарущает работоспособность всей щины считывани .Elements of a computational and storage medium are known, which contain an information storage device, a logic element, a shift register, a scheme for selecting information transfer directions, a switching element. A device with a custom structure, made on the basis of these elements, can only be used to perform the functions of a sequential storage device. The use of a structurally homogeneous device to perform the functions of a random-access memory device requires the insertion into each element of the interrogation circuit, the outputs of which must be connected to the readout languages. However, such a device also has a low reliability, since the failure of a single circuit violates the performance of the entire read area.

Дл известных элементов характерно использование схем с переменной структурой управлени (настройки), или схем с фиксированной структурой управлени (настройки), а также отсутствие логических св зей междуFor known elements, the use of schemes with a variable control structure (settings), or schemes with a fixed control structure (settings), as well as the absence of logical connections between

настроечными и логическим схемами (элементами ) .tuning and logic circuits (elements).

Все это снижаеФ логические возможности, надежность и быстродействие устройств с настраиваемой структурой.All this lowers logical capabilities, reliability and speed of devices with a customizable structure.

Целью изобретений вл етс увеличение Логических возможностей элемента вычислительной и запоминающей среды, повышение его надежности и быстродействи .The aim of the inventions is to increase the logical capabilities of the element of the computing and storage medium, increasing its reliability and speed.

Это достигаетс тем, что предлагаемый элемент имеет схемы как с переменной, так и с фиксированной структурой настройки, а также логические цепи, с помощью которых осуществл етс обмен информацией между логическим элементом и схемой настройки. Кроме того, в предлагаемом элементе нет шин записи и считывани , нх функции выполн ют логические схемы элемента. Предлагаемый элемент вычислительной среды отличаетс от известных тем, что он содержит коммутационную схему и схему выборки, логические входы этих устройств соединены с первой группой входов логической схемы и подключены к источнику логических сигналов,This is achieved by the fact that the proposed element has schemes both with a variable and with a fixed tuning structure, as well as logical circuits, by means of which information is exchanged between the logic element and the tuning scheme. In addition, there is no write and read bus in the proposed element, and the logic diagrams of the element perform the functions. The proposed element of the computing environment differs from the known ones in that it contains a switching circuit and a sampling circuit; the logic inputs of these devices are connected to the first group of inputs of the logic circuit and are connected to a source of logic signals,

а управл ющие входы - к источнику управл ющих сигналов, к которому также подключены управл ющие входы логического элемента , регистра сдвига п устройства хранени информации , выходы регистра сдвига соединеныand the control inputs to the source of control signals, to which the control inputs of the logic element are also connected, the shift register n of the information storage device, the outputs of the shift register are connected

а вход - с выходом схемы выборки, выход логической схемы соединен с первой группой входов схемы выбора направлений передачи информации, ко второй группе входов этой схемы подсоединены выходы коммутационной схемы и информационные входы устройства хранени информации, выходы которого соединены с третьей группой входов схемы выбора направлений передачи информации, выходы схемы выбора направлений вл ютс логическими выходами элемента вычислительной среды.and the input with the output of the sampling circuit, the output of the logic circuit is connected to the first group of inputs of the circuit for selecting information transfer directions, the outputs of the switching circuit and information inputs of the information storage device are connected to the second group of inputs of this circuit, the outputs of which are connected to the third group of inputs for the circuit for selecting transfer direction information, the outputs of the directional selection circuit are the logical outputs of the element of the computing environment.

На фиг. 1 показана блок-схема предлагаемого элемента вычислительной среды; на фиг. 2 приведен пример выполнени функциональной схемы элемента вычислительной среды, где показаны пунктиром логические схемы, выполн ющие функции блоков 1-6, на фиг. 1.FIG. 1 shows the block diagram of the proposed element of the computing environment; in fig. Figure 2 shows an example of the execution of the functional diagram of the element of the computing environment, where the dotted lines show the logic circuits that perform the functions of blocks 1-6; FIG. one.

Логическа схема I предназначена дл выполнени логических и вычислительных функций . В качестве логической схемы может быть иапользрван любой многофункциональный элем нт . Н астройка логической схемы на выполнение тойили иной функции осуществл етс путем подачи управл ющих сигналов на его управл ющие входы (на фиг. 1 обозначены полюсом П1, на фиг. 2 - входами 7-10). Логич еска схема имеет также логические входы, часть которых (перва группа логических входов ) вл етс логическими входами элемента (на фиг. 1 обозначены полюсом П2, на фиг. 2-входами 11-14).Logic I is designed to perform logic and computational functions. As a logic circuit, any multifunctional element can be used. The setup of the logic circuit for performing another function is performed by supplying control signals to its control inputs (in Fig. 1 they are indicated by a pole P1, in Fig. 2 - inputs 7-10). The logic circuit also has logic inputs, some of which (the first group of logic inputs) are the logic inputs of the element (in Fig. 1 they are indicated by the pole P2, in Fig. 2 they are inputs 11-14).

Логический элемент можно настраивать на функцию «константа единица ; на обработку сигналов, поступающих на логические входы элемента; на передачу сигналов, поступающих с выхода триггера активности, на вход схемы выбора направлений; на передачу сигналов, поступающих с выхода линии задержки, на вход схемы выбора направлений.The logical element can be configured to the function “constant one; on the processing of signals arriving at the logic inputs of the element; to transmit signals from the output of the activity trigger to the input of the direction selection circuit; to transmit signals from the output of the delay line to the input of the direction selection circuit.

Схема 2 выбора направлений передачи информации предназначена дл выбора направлений передачи информации в смежные элементы . Управление работой этой схемы осуществл етс выходными сигналами устройства хранени .информации, выходными сигналами логического элемента, а также выходными сигналами коммутационного элемента. Схема выбора направлений выполнена на элементах«И 1-«И 4 (см. фиг. 2), выходы которых вл ютс логическими выходами элемента . Логические выходы элемента на фиг. 1 обозначены полюсом ПЗ, на фиг. 2 - выходами 15- 18. Схема выбора направлений имеет также три группы входов: на первую группу входов поступают сигналы с выхода логического , элемента,-на вторую группу входов- сигналь с вь1хода коммутационного элемента, а на третью группу входов - сигналы с выходов триггеров/устройства хранени информации .Circuit 2 for selecting the directions of information transfer is intended for selecting directions for transferring information to adjacent elements. The operation of this circuit is controlled by the output signals of the storage device, the output signals of the logic element, as well as the output signals of the switching element. The directional diagram is made on the elements “AND 1-“ AND 4 (see FIG. 2), the outputs of which are the logical outputs of the element. The logical outputs of the element in FIG. 1 are indicated by the pole of the PZ, in FIG. 2 - outputs 15-18. The directional selection circuit also has three groups of inputs: the first group of inputs receives signals from the output of the logic element, the second group of inputs — the signal from the upstream switching element, and the third group of inputs — signals from the trigger outputs / storage devices.

Регистр сдвига (блоки 3 на фиг. 1 и 2) содержит триггер активности ТА и линию задержки ЛЗ (см. фиг. 2). Сигналы с выхода триггера активности и линии задержки поступают на вторую группу входов логического элемента. Управл ющий сдвигающий сигнал подаетс в регистр сдвига по входам П4 и 19 соотвегственно на фиг. 1 и 2. Устройство хранени информации (блоки 4 на фиг. 1 и 2) предназначено дл выполнени функций запоминающей чейки. Управление работой устройства осуществл ют путем подачи сигналов на управл ющие входы (наThe shift register (blocks 3 in Fig. 1 and 2) contains the trigger of the TA activity and the delay line LZ (see Fig. 2). The signals from the output of the activity trigger and the delay line arrive at the second group of inputs of the logic element. The control shift signal is supplied to the shift register at inputs P4 and 19, respectively in FIG. 1 and 2. The information storage device (blocks 4 in Figs. 1 and 2) is intended to perform the functions of the storage cell. The operation of the device is controlled by sending signals to the control inputs (on

фиг. I обозначены полюсом 15, а на фиг. 2- входами 20-23). Полюс 20 (см. фиг. 2) предназначен дл установки в «нуль триггеров устройства хранени информации, вход 21 - дл установки в «нуль триггеров устройстваFIG. I are indicated by a pole 15, and in FIG. 2- inputs 20-23). Pole 20 (see Fig. 2) is designed to set to "zero triggers of the information storage device, input 21 - to set to" zero triggers of the device

хранени информации при условии, что триггер активности находитс в состо нии «единица , вход 22 - дл подачи на выходы устройства хранени информации сигнала «единица , вход 23 предназначен дл задани режима работы устройства (в режиме «настройка на этот полюс подаетс сигнал «единица, а в режиме «вычисление - сигнал «нуль). Схема выборки (блоки 5 на фиг. 1 и 2) предназначена дл выполнени функций схемыstoring information provided that the activity trigger is in the state "one, input 22" is used to supply the outputs of the information storage device with the signal "one, input 23 is intended to set the operating mode of the device (in the" tuning to this pole "signal one, and in the “calculation” mode the “zero” signal). The sampling scheme (blocks 5 in Fig. 1 and 2) is intended to perform the functions of the scheme

с фиксированной структурой настройки, т. е. схемы настройки с координатной выборкой элемента и координатным заданием кода адреса элемента. На фиг. 2 показан пример выполнени схемы выборки с двухкоординатнойwith a fixed tuning structure, i.e., a setup with a coordinate selection of the element and the coordinate specification of the element address code. FIG. 2 shows an example of performing a sampling scheme with a two-coordinate

выборкой элемента. Трехкоординатна схема выборки может быть получена из двухкоординатной путем введени дополнительного входа в схему (см. фиг. 2 блок 5), который нужно подключить к одному из логическихsample item. The three-coordinate sampling scheme can be obtained from the two-coordinate one by introducing an additional input into the scheme (see Fig. 2, block 5), which needs to be connected to one of the logical

входов элемента. Управление работой схемы выборки осуществл ют путем подачи управл ющих сигналов на управл ющие входы 24 и 25 (на фиг. 1 управл ющие входы обозначены полюсом П6}. Если на вход 24 подать сигнал «единица, а на вход 25 - сигнал «нуль, то сигналы с логических входных полюсов 11-14 будут поступать на вход триггера активности через схему , если на вход 25 подать сигнал «единица, а на вход 24 - сигнал «нуль, то триггер активности установитс в состо ние «единица только тогда, когда на логических входах 11 и 12 по в тс сигналы «единица. Коммутационна схема (блоки 6 на фиг. 1element inputs. The operation of the sampling circuit is controlled by supplying control signals to control inputs 24 and 25 (in Fig. 1, control inputs are indicated by pole P6}. If input signal 24 is given by "one and input 25 is by signal" zero, signals from logical input poles 11-14 will be sent to the activity trigger input through the circuit, if input signal 25 is "one, and input 24 is signal" zero, then the activity trigger is set to the state "one only when logic inputs 11 and 12 in the vehicle signals "unit. Switching scheme (bl ki 6 in FIG. 1

и 2) предназначена дл выбора требуемой структуры соединений логических входов элемента со входами схемы выбора направлений передачи информации. Коммутационна схема предназначена также дл выполнени функЦий схемы считывани информации с триггеров устройства хранени информации, а также дл определени координат элемента (совместно со схемой выборки), например, в решетке структурно однородного устройства.and 2) is designed to select the desired connection structure of the logical inputs of the element with the inputs of the circuit for choosing the directions of information transfer. The switching circuit is also intended to perform the functions of the information reading circuit from the triggers of the information storage device, as well as to determine the coordinates of the element (together with the sampling circuit), for example, in the lattice of a structurally homogeneous device.

Управление работой коммутационной схемы осуществл ют путем подачи сигналов на управл ющие входы 26-29 (см. фиг. 2). Если например, на входы 28 и 29 подать сигнал «единица, а на входы 26 ti 27 - сигналThe operation of the switching circuit is controlled by applying signals to the control inputs 26-29 (see Fig. 2). If, for example, the inputs “28” and “29” give the signal “one, and the inputs 26 ti 27 - the signal

12 будут поступать на логические входы схем , ), если на остальных входах схем и имеютс сигналы «единица, то сигнал со входа // пройдет на выход 15, а сигнал со входа 12 - на выход 16 (см. фиг. 2).12 will be sent to the logic inputs of the circuits,), if the remaining inputs of the circuits contain the "one" signals, the signal from the input // passes to output 15, and the signal from input 12 to output 16 (see Fig. 2).

Коммутационна схема имеет также входы 30-33 (см. фиг. 2), которые предназначены дл приема кода настройки и сигналов о выборе направлени передачи сигналов возбуждени в смежные элементы, на фиг. 1 функпии полюсов входов 30-33 выполн ет полюс П7, а функции полюсов входов 26-29 - полюс П8.The switching circuit also has inputs 30-33 (see FIG. 2), which are intended to receive a tuning code and signals on the selection of the direction of transmission of the excitation signals to adjacent elements, in FIG. 1, the function of the poles of the inputs 30-33 is performed by the pole P7, and the function of the poles of the inputs 26-29 is the pole P8.

Все управл ющие входы (на фиг. 1 этими входами вл ютс полюсы Я/, П4, П5. П6, П7 и 178 элемента в устройстве с настраиваемой структурой, выполненном на базе предлагаемого элемента, подключаютс к управл ющим щинам, количество которых не зависит от числа элементов в устройстве и определ етс числом управл ющих входов у одного элемента.All control inputs (in Fig. 1, these inputs are the I / P4, A5 poles. A6, A7 and 178 elements in a device with a tunable structure made on the basis of the proposed element, are connected to control screws, the number of which does not depend on the number of elements in the device and is determined by the number of control inputs for one element.

Предлагаемый элемент, по сравнению с известными конструкци ми, обладает больщими логическими возможност ми, так как он в наибольшей степени приспособлен дл построени устройств с настраиваемой структурой , которые могут быть использованы дл ретпени лабиринтных задач, дл выполнени ФУНКЦИЙ квантующего устройства, например, дл квантовани образа по плоскости, дл выполнени функций читающего устройства, дл хранени и обработки графической информации и т. д.The proposed element, in comparison with the known structures, has great logical possibilities, since it is most suited for building devices with a customizable structure that can be used to retry labyrinth tasks, to perform a Quantizer FUNCTION, for example, to quantize the image on a plane, to perform the functions of a reading device, to store and process graphic information, etc.

Предлагаемый элемент может быть также использован дл построени устройств с тгастпаиваемой структурой с произвольной схемой соединений элементов, например, дл построени устройства с настраиваемой структурой , в котором каждый элемент имеет св зи со всеми остальными элементами. Дл этого нужно увеличить только соединительные возможности коммутационного элемента, в качестве которого может быть применено, например , структурнооднородное устройство с настраиваемой структурой.The proposed element can also be used to build devices with a housed structure with an arbitrary connection pattern of elements, for example, to build a device with a customizable structure in which each element has links with all other elements. To do this, it is necessary to increase only the connective capabilities of the switching element, as which, for example, a structurally homogeneous device with a customizable structure can be used.

0Предмет изобретени 0 of the invention

Элемент вычислительной среды, содержа-щий схему хранени информации, логическую схему, регистр сдвига, схему выбора направлений передачи информации и коммутационную схему, отличающийс тем. что, с целью расширени функциональных возможностей и увеличени быстродействи элемента, он содержит схему выборки, логические входы схемы выборки и коммутациотптой схемы соединены с первой ГРУППОЙ входов логической схемы и подключены к логическим входам элемента , а управл юнше входы схемы выборки, коммутационной схемы, логической схемы регистра сдвига и устройства хранени информации соединены с соответствующими управл ющими входами элемента, выходы регистра сдвига соединены со второй группой входов логической схемы, а вход соединен с выходом схемы выборки, выход логической схемы соединен с первой ГРУППОЙ вхолов схемы выбора папраплрпий передачи инфопмании, ко второй группе входов этой схемы подсоединены выходы коммутационной схемы и информационные входы схемы хр нентт информации, выходы которой соединены с третьей группой входов схемы выбора направлений передачи ипформапии, выходы схемы выбора направлений соединены с логическими выходами элемента .The element of the computing environment, containing the information storage scheme, logic circuit, shift register, information transfer direction selection circuit and switching circuit, characterized in that. that, in order to extend the functionality and increase the speed of the element, it contains a sampling circuit, the logic inputs of the sampling circuit and the switching circuit of the circuit are connected to the first group of logic circuit inputs and connected to the logic inputs of the cell, the switching circuit, the logic circuit the shift register and information storage devices are connected to the corresponding control inputs of the element, the outputs of the shift register are connected to the second group of inputs of the logic circuit, and the input from connected to the output of the sampling circuit, the output of the logic circuit is connected to the first group of holders of the information transfer paplrpii selection circuit, the outputs of the switching circuit and information inputs of the hrenent information circuit are connected to the second group of inputs of this circuit; , the outputs of the direction selection circuit are connected to the logical outputs of the element.

fnfn

П2/75P2 / 75

Фиг. tFIG. t

// 12 IS It 26 27 28 29 Фиг. 2// 12 IS It 26 27 28 29 FIG. 2