SU304582A1

SU304582A1 - ALL-UNION I

Info

Publication number: SU304582A1
Application number: SU1405393A
Authority: SU
Original assignee: Ф. Э. Келлер , Ю. И. Волков

Description

Предложение относитс к области автоматики и предназначено дл исправлени ошибок в системах телеуправлени и св зи. Известен дешифратор на управл емых регистрах сдвига, который позвол ет исправл ть асимметричные ошибк-и в кодах. Предложенное устройство отличаетс тем, что нулевой и единичный входы устройства соединены со входами первого элемента зацержки и первого кольцевого регистра сдвига , выходы каждого последующего /-го элемента задержки соединены со входами (/+1)-го кольцевого регистра сдвига, а выход каждого t-ro разр да /-го регистра соединен со входом разр да i + /(mod п) (/- 1)-го кольцевого регистра сдвига. Это позвол ет расширить функциональные возможности устройства и повысить надежность за счет исправлени любого числа / пакетов ошибок длины /. Схема дешифратора-корректора циклического кода (7, 3) с исправлением одного пакета оплибок (т. е. 1) длины (или меньше) изображена на чертеже. Устройство содерл ит два (+1 ) одинаковых кольцевых семиразр дных регистра 1 и 2 сдвига, каждый разр д которых выполнен на элементе «И 3 и чейке Я , а также элемент задержки 4 на 2- -1 1 такт. Выход чейки (разр да) с пор дковым (слева направо) номером i(i 0,l, ..., п-1) регистра 2 соединен со входом чейки с пор дковым номером i-f/(mod п (mod 7) регистра 1, где i+/(mod п) равно остатку от делени числа на число п. Устройство работает следуюш,им образом. Перед началом работы все чейки регистров / и 2 устанавливаютс в состо ние «1. На входы обоих регистров постуиает одна и та же информаци , но на вход регистра 2 она поступает с задержкой на такт. Поэтому работа регистра 2 начинаетс /-1 1 такт позже, чем работа регистра /. Чтобы сохранить исходное единичное состо ние регистра 2 до поступлени декодируемой комбинации, задержанной на /-1 1 такт, необходимо в течение /-1 1 тактов до по влени декодируемой комбинации подавать импульсы одновременно на оба входа «О и «1. Благодар такому приему происходит простой циклический сдвиг единицы в регистре 2 вплоть до момента поступлени первого символа декодируемой комбинации на вход этого регистра. стра 2, соответствующее его состо нию на предыдущем такте и сдвинутое на / 2 разр дов . Если принимаетс неискаженна кодова комбинаци , то единица, соответствующа неискаженной кодовой комбинации, сохранитс как в регистре 1, так и в регистре 2. В чейках (разр дах) Я/ нижний индекс i соответствует пор дковому номеру чейки в кольце (j 0,l,..., п-1), а верхний индекс ( 0,1) устанавливает св зь чеек регистра с элементами кодового кольца - например, кольца 1011100, представл ющего все нулевые комбинации циклического (7, 3) - кода производ щим полиномом (л:) л:-|-л; + +.V4-1. в таблице 1 приводитс прием неискаженной кодовой комбинации 1001011, которой соответствуют единицы, предварительно записанные в четвертые разр ды ( чейки обоих регистров. В результате декодгфовани , в состо нии «1 останетс только чейка в регистре / и чейка в регистре 2 (последнее объ сн етс тем, что в регистре 2 производитс декодирование не всех, а только первых п-/( символов комбинации). Ячейка в основном регистре / зафиксирует результат декодировани . Таблица 1 сто ние регистра 2, соответствующее приему неискаженной части комбинации, отсто щей от первого ощибочного символа пакета iia символов, записываетс в регистр / со сдвигом на / 2 разр дов вправо. При поступлении последнего он1ибочного символа пакета, в регистре / записываетс со сдвигом на / 2 разр дов вправо предыдущее состо ние регистра 2, соответствующее приему неискаженной части комбинации, расположенной пепосредственпо неред пакетом, т. е. отсто щей от последнего ошибочного символа на / 2 символов. Тем самым в pei-истре / сохран етс «1, соответствующа неискаже ;иой кодовой комбинации. Эта единица затем последовательно нройдет через оставшиес чейки регистра I и вернетс в исходную чейку. Остальные единицы, отвечающие другим кодовььм комбинаци м, сотрутс в процессе декодировани . Все чейки регистра 2 окажутс в состо нии «О, так как принимаетс искаженна кодова комбинаци . Например, в таблице 2 показан прием той же кол,овой комбинации (100)011), но иска енной пакетом ошибок длины / 2 на четвертой и п той позици х, т. е. 10001 1. При поступлении четвертого символа стираетс единица со звездочкой, нредхзарптельло записанна в чейку f/y регистра / и от1зсчаюн1ал неискаженной кодовой комбинации 10010), однако эта единица восстанавливаетс благодар тому, что предыдупгее состо ние регистра 2, отвечающее правильно нрин тым двум символам, записываетс в регистр / со сдвигом на два разр да вправо. Точно также при поступлении п того символа единица со звездочкой вновь стираетс и вновь восстанавливаетс благодар тому, что нредыдущее состо ние регистра 2, соответствуюидее праТаблица 2The proposal relates to the field of automation and is intended to correct errors in telecontrol systems and communications. A decoder is known on controllable shift registers, which allows for the correction of asymmetric errors in codes. The proposed device is characterized in that the zero and unit inputs of the device are connected to the inputs of the first gauge element and the first ring shift register, the outputs of each subsequent / th delay element are connected to the inputs of the (/ + 1) -th ring shift register, and the output of each t- ro bit of the / -th register is connected to the input of the bit i + / (mod p) (/ - 1) -th ring shift register. This makes it possible to extend the functionality of the device and increase reliability by correcting any number (length error packets). The circuit of the decoder-equalizer of the cyclic code (7, 3) with the correction of one packet of the lengths (or 1) of the length (or less) is shown in the drawing. The device contains two (+1) identical ring seven-digit registers 1 and 2 of the shift, each bit of which is made on the element “I 3 and the cell I, and also the delay element 4 on 2 -1 -1 clock cycles. The output of the cell (bit) with the order (from left to right) number i (i 0, l, ..., p-1) of register 2 is connected to the input of the cell with the order number if / (mod n (mod 7) of register 1 where i + / (mod p) is equal to the remainder of dividing the number by the number of n. The device works as follows. Before starting operation, all register cells / and 2 are set to state "1. The same information is supplied to the inputs of both registers. , but at the input of register 2 it arrives with a delay per clock. Therefore, the operation of register 2 begins / -1 1 clock later than the register /. To keep the original one The state of register 2 before the arrival of a decoded combination delayed by / -1 1 clock is necessary for / -1 1 clock cycles before the appearance of the decoded combination to be pulsed simultaneously to both inputs O and 1. Due to this technique, a simple cyclic shift occurs. units in register 2 until the first character of the decoded combination arrives at the input of this register, country 2, corresponding to its state at the previous clock cycle and shifted by / 2 bits. If an undistorted code combination is accepted, then the unit corresponding to the undistorted code combination is stored in both register 1 and register 2. In cells (bits), the I / subscript i corresponds to the sequence number of the cell in the ring (j 0, l, ..., p-1), and the superscript (0,1) establishes the connection of register cells with elements of the code ring — for example, ring 1011100, which represents all zero combinations of cyclic (7, 3) code-producing polynomial (l :) l: - | -l; + + .V4-1. Table 1 lists the reception of the undistorted code pattern 1001011, which corresponds to the units previously recorded in the fourth bits (the cells of both registers. As a result of decoding, in the state "1, only the cell in the register / and the cell in register 2 will remain (the last is explained by decoding not all, but only the first n - / (combination characters) in register 2. A cell in the main register / will record the decoding result. Table 1 The register 2, corresponding to the reception of the undistorted part of the combination The iia character of the packet is written to the register / shifted by 2 bits to the right.When the last symbol of the packet arrives, the register / shift of the previous state of register 2 corresponding to the reception of the undistorted part of the combination located directly in the package, i.e. the distance from the last erroneous symbol by / 2 symbols. Thus, in pei-ister / is stored, "1, which is non-distorted; This unit is then sequentially tracked through the remaining I register cells and returns to the original cell. The remaining units corresponding to other code combinations will be erased during the decoding process. All cells of register 2 will appear in the state "O, since a distorted code pattern is received. For example, Table 2 shows the reception of the same number, ovogo combination (100) 011), but a distorted error packet of length / 2 in the fourth and fifth positions, i.e. 10001 1. When the fourth character arrives, the unit with an asterisk is erased , nredhzarptello is written in the f / y cell of the register / and sent out the undistorted code combination (10010), however, this unit is restored because the preceding state of register 2, which corresponds to the correct two characters, is written to the register / offset two times to the right . Likewise, when the fifth character arrives, the unit with an asterisk is again erased and restored again due to the fact that the previous state of register 2 corresponds to the same table.

Вли ние регистра 2 про вл етс в замедленном стирании единиц в регистре /.The effect of register 2 manifests itself in slow erasure of units in register /.

При декодировании искаженной кодовой комбинации в такт приема первого ошибочного символа пакета единица, соответствующа неискаженной кодовой комбинации, сотретс в регистре /, но она будет восстановлена благодар тому, что нредыдущее соWhen decoding a distorted code combination, the unit corresponding to the undistorted code combination will be erased in the / register in time to receive the first erroneous packet symbol, but it will be restored due to the fact that the previous