SU291197A1 - УСТРОЙСТВО дл СИНХРОНИЗАЦИИ ОПРОСА РЕЗЕРВИРОВАННЫХ СЧЕТЧИКОВ - Google Patents

УСТРОЙСТВО дл СИНХРОНИЗАЦИИ ОПРОСА РЕЗЕРВИРОВАННЫХ СЧЕТЧИКОВ

Info

Publication number
SU291197A1
SU291197A1 SU1277172A SU1277172A SU291197A1 SU 291197 A1 SU291197 A1 SU 291197A1 SU 1277172 A SU1277172 A SU 1277172A SU 1277172 A SU1277172 A SU 1277172A SU 291197 A1 SU291197 A1 SU 291197A1
Authority
SU
USSR - Soviet Union
Prior art keywords
pulses
circuit
input
pulse
output
Prior art date
Application number
SU1277172A
Other languages
English (en)
Original Assignee
Н. П. Куровский
Publication of SU291197A1 publication Critical patent/SU291197A1/ru

Links

Description

Изобретение относитс  к автоматике и вычислительной техиике. Устройство может найти применение в высоконадежных цифровых машинах, информаци  в которых снимаетс  в форме параллельно-последовательного кода по импульсу запроса, проход щему в любой момент времени.
Известно устройство дл  опроса счетчиков, содержащее формирователь, триггер, линии задержки и схемы совпадени  и запрета, в котором примен етс  схема запрета счета счетчика на врем  его опроса.
Однако применение известйой схемы дл  опроса многоканальных систем невозможно из-за того, что положение импульсов на выходе схем запрета счета может скачкообразно мен тьс  при совпадении импульсов опроса и входной частоты счета по фронтам. При этом скачкообразное изменение положени  импульсов опроса происходит несИНхронно во всех каналах (из-за разброса параметров элементов схемы запрета счета), что приводит к снижению степени резервировани  многоканального счетчика, т. е. к существенному проигрышу в надежности, особеино в случае наиболее часто примен емых трехканальных систем. При выходе из стро  одиого канала в момент расфазировки импульсов на входах счетчиков двух других каналов происходит сбой хранимой   счетчиках информации, что недопустимо.
Цель изобретени  - повысить надежность резервированных счетчиков, позвол ющпх формировать параллельно-последовательный код путем опроса счетчиков импульсами, приход щими в любой момент времени, без снижени  наден ности счетчика. Достигаетс  она включением последовательно со счетчиком каждого канала специальной схемы синхрон зац1ги опроса , управл ющей прохождением импульсоп
счета на счетчик, котооа  отличаетс  от НЗБСстной тем, что в пей дополпптельно установлена мажоритарна  схема, выход которой нодключен ко входу схемы запрета и схемы совпадени , а вход через триггер - к выходу другой схемы совпадени , входы которой соединены со входом импульсов запрета непосредственно , и со входом имнульсов счета - через линию задержки.
Дл  обеснечени  правильного съема кода
со счетчика каждый импульс опроса формирует импульс запрета, начало которого совпадает с импульсом запроса, опережающим первый импульс опроса, а конец совпадает с последним импульсом опроса (интервалы между
импульсами запроса и первым импульсом опроса , а также между импульсами опроса могут быть различными). При совпадении узкого н.мпульса счета с широким импульсом запрета схема запрета счета задерживает импульс счечто обеспечивает формирование иравильного выходиого кода ири съеме кода со счетчика каждым импульсом опроса. Импульсы счета и импульс, соответствующий заднему фронту импульса запрета, коммутируютс  триггером, переключающимс  ири совпадении в.ходпого импульса счета с импульсом запрета. Выходы триггеров всех резервнроваииых каналов соединены со схемами заирета и совпадени  через логическую мажоритарную схему, что обеспечивает синхронное включенне имнульсов счета на входы счетчнков всех каналов. Такое построение схемы запрета счета устран ет возможность изменени  числа имиульсов иа входе счетчнка и понижени  стененн резервировани .
На чертеже приведена функциональна  схема предлагаемого устройства.
Триггер I соединен но входу с 1ервон схемой совпадени  2 импульсов запрета и задержанных имнульсов счета, а по выходу - со входом мажоритарной схемы 3. Выход последней соединен с управл ющим входом схемы запрета 4 и входом второй схемы совпадени  5, второй вход которой соединен через линию задержки 6 и дифференцирующий формирователь 7 со входом 5 имнульсов запрета.
Другой вход 9 схемы запрета 4 соединен через линию задержки 10 с выходом задержанного импульса счета, а выходы схемы запрета 4 и схемы совпаденн  5 через схему 11 соединены со входом счетчика своего канала.
Устройство работает следующим образом.
Первоначально триггер /, управл ющий задержкой счета во всех каналах, устанавливают в положение, нрн котором на его выходе огсутствует напр жение. При этом отсутствует напр жение и на выходе мажоритарной схемы 3, в результате чего схема совпадени  5 закрыта, а схема запрета 4, пропускающа  импульсы счета на выход устройства, открыта. При совнадении имнульсов счета с выхода лннии задержки 12 с щироким нмнульсом запрета на выходе схемы совнадени  2 по вл етс  импульс, который перебрасывает триггер 1. Выход 13 триггера в каждом канале соединен со схемой 3 своего канала и входами 14, 15 схем 3 каждого из двух других каналов дл  трехканальной системы. При синхронном нереключеннн триггеров в любых двух каналах но вл етс  напр жение на выходах мажоритарных схем 3 каждого канала, и унравл ющее нанр жение с выхода этих схем закрывает во всех каналах схемы запрета 4, пронускающие импульсы счета, и открывает схемы совпадени  5, пропускающие иа выход устройства импульсы , соответствующие заднему фронту пмпульса запрета, которые получаютс  дифференцированием импульса запрета формирователем 7.
Лини  задержки 10 запомииает импульс счета на врем , необходимое дл  анализа взаимного положени  входного импульса счета и импульса запрета, осуществл емого схемок
совпадени  2 н триггером /. Лини  задержки () задерживает имнульс с формировател  7 на врем  переходных процессов в цепи управлени  схемой 5 при совпадении импульсов счета с задним фронтом импульса запрета.
Таким образом сиихронизируютс  счетчики различных каналов при синхронном опросе, т. е. не учитываетс  совпаденне импульсов счета и запрета по фроптам. При совпадении узких импульсов счета с фронтами импульсов
запрета на выходах схем совнадени  2 по вл ютс  импульсы, измен ющиес  по амплитуде и длительности, что приводит к неодновременному перебросу триггеров 1 во всех каналах. Наличие такой периодической расфазпровки
в каждом из каналов без прин ти  специальных мер нриводит к ионижеиию степени резервировани  многоканального счетчнка. В данном устройстве этот недостаток не влн ет на работу счетчиков.
Действительно, пусть триггер / переключаетс  только в одном из каналов. Сигнал переключени  с этого триггера не проходит через мажоритарную схему 3, и на ее выходе напр жение отсутствует. Схемы запрета 4 всех каналов при этом синхронно нронускают на выходы устройства только импульсы счета.
При нереключении триггера / в любых двух каналах на выходах мажоритарных схем 3
каждого канала и входах всех схем запрета 4 по вл етс  запрещающий сигнал, в результате чего во всех каналах запрещаетс  прохождение импульсов счета и разрещаетс  прохождение импульсов, соответствующих заднему
фронту импульса запрета. Выходы 16 мажориTapiHbix схем 3 каждого из каналов могут быть объединены дл  повыщени  надежности и упрощени  схемы самого мажоритарного элемента .
Предмет изобретени 
Устройство дл  синхронизации опроса резервированных счетчиков, содержащие формирователь , триггер, линии задержки и схемы совпадени  и запрета, отличающеес  тем, что, с целью повыщени  его надежности, в нем донолнительно установлена мажоритарна  схема , выход которой подключен ко входу схемы занрета ц схемы совпадени , а вход через триггер - к выходу другой схемы совпадени , входы которой соединены со входом нмнульсов запрета непосредственно н с входом импульсов счета - через линию задержки.
8мд нмпульсоВ счета.
12
-Н 10
CSpoc
Выкод
О
Hocvemvu/t
Q,
вмд импульсоВ запрета
SU1277172A УСТРОЙСТВО дл СИНХРОНИЗАЦИИ ОПРОСА РЕЗЕРВИРОВАННЫХ СЧЕТЧИКОВ SU291197A1 (ru)

Publications (1)

Publication Number Publication Date
SU291197A1 true SU291197A1 (ru)

Family

ID=

Similar Documents

Publication Publication Date Title
US3453551A (en) Pulse sequence detector employing a shift register controlling a reversible counter
SU291197A1 (ru) УСТРОЙСТВО дл СИНХРОНИЗАЦИИ ОПРОСА РЕЗЕРВИРОВАННЫХ СЧЕТЧИКОВ
SU674011A1 (ru) Устройство дл ввода информации
SU1476472A1 (ru) Устройство дл функционального контрол дублированных вычислительных машин
SU1387192A1 (ru) Счетный элемент с контролем
SU907887A1 (ru) Устройство дл контрол резервированного генератора
SU742940A1 (ru) Мажоритарно-резервированное устройство
SU1765772A1 (ru) Устройство дл измерени скорости движени объекта
RU1795539C (ru) Устройство контрол импульсных последовательностей
SU1765840A1 (ru) Устройство дл передачи и приема сигналов дистанционного управлени
SU976499A1 (ru) Коммутатор
SU1647551A1 (ru) Емкостное устройство дл ввода данных
SU615607A1 (ru) Устройство дл контрол импульсов
SU1444777A1 (ru) Устройство дл контрол последовательностей импульсов
SU1647573A1 (ru) Устройство дл контрол последовательностей импульсов
SU1420653A1 (ru) Устройство дл синхронизации импульсов
RU1809442C (ru) Многоканальное устройство приоритета
SU1064444A1 (ru) Устройство дл контрол последовательности импульсов
SU1478216A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
KR940011488B1 (ko) 동기 신호 인출용 장치
SU930725A1 (ru) Устройство дл контрол коммутационного датчика кодовых комбинаций
SU420106A1 (ru) Устройство разделения и синхронизацииимпульсов
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
SU766011A1 (ru) Коммутатор
SU739526A1 (ru) Устройство дл сравнени двух чисел