SU285051A1 - - Google Patents

Description

Предлагаемы быстродействующий однотактный pebiCTp сдвига на основе туннельны.ч диодов (ТД) и транзисторов может быть спользоваи в выеокоскоростных вЫЧислительных устройствах, например, дл  преобразоваНИН .кодируемой информащ™ из последовательной формы в параллельную и наоборот.

Известны регистры сдвита, содержащие три ггерную  чейку на ТД и транзисторе с емхостныММ разз зка.ми, -включенном с общим эмиттером, или содержащие триггер на ТД и тра-нзисторе с емкостными разв зками, включенном с общим коллекторОМ. Промежуточное запоминание состо ни  предыдущего каскада, необходимое пр.и однотактном режиме работы регистра, осуществл етс  в них на емкости или на индуктивности. Дл .всехэтих устройств характерно ограниченное быстродействие «. относительно : 1ала  допускова  надежность. Принципиально возможно также построение быстродейСтвующ-их реппстро.в -из «омбинирова.нных схем на основе ТД и диодов с накоплением зар да с многофазным тактированием. Следует , однако, -учесть р д -противоречивых требований дл  импульсов миогофаз.ного тактирован ,и . Кроме тото, сложность подобных схем, критичность к разбросу параметров ком1понентов и импульсов, слож-ность (И нетех.нолоГИчнбсть при изготовлении свод т на нет преимущества высокого быстродействи  при использовапи .и их дл  практического построени  многоразр дных устройств.

Цель предлагаемого изобретени  заключаетс  в повышении быстродействи  -и допусковой надежности, необходимых при построении таких устройств.

В предлагаемом регистре сдвига повыщение быстродействи  достигаетс  использованием быстродействукзщих промежуточных запом.инающих элементов, управл емых быстродействующей диодно-резистивной схемой. В кпчзстве последних употреблены диоды с накоплением: зар да в сочетании с пороговым-и элементам на ТД и -транзисторах. Быстродействующее запоминание осуществл етс  одновременно с необходимьрми дл  однотактного реж.има работы регистра сдвига логическими функци ми Надежность реализаци-и этих функ-ций обеспе чиваетс , во-первых, типом используемы.ч про межут-оч-ных запоминающих элементов; BO-RTO рых, - способов управлени  этими элемента ми с помощью бипол рной диодно-резистив ной схемы.

Схема одной из идентичных  чеек регистр; сдвлга приведена на чертеже. Основны м запо минающим элементом  вл етс  триггер с ко довым,и входа-ми на ТД /. Резистор 2 обеспечи вает двухстабильный режи-м работы ТД. Тран зистор 3 осуществл ет установку триггера н; нуль. Он включен по схеме с общей базой, чт( обеспечивает малые задержки прИ установке нул . Установка единицы осуществл етс  через диод 4, причем возможно .использование и обращенного арсенид-галлиевого диода. Бипол 1р ,на  диодно-резистивиа  схема, содержаща  диоды 5, 6, с накоплен-ием зар да, диод 7, резисторы 5, , управл етс  транзистором считывани  11. Диоды 5 .и 6 соединены с тактовыми щинами 72,/5 отрицательных и положительных ИМпульсов , поступающих по шинам одновременно . Тактирование должно производитьс  от источников с малым внутренним сопротивлением импульсами с коротким передним фронтОМ . ,К катоду диода 5 и ;к аноду диода б подключены соответственно пороговые элементы отрицательной и положительной пол рности на р-п-р транзисторе 14 и ТД 15 и п-р-п транзисторе 16 и ТД 17. Выходы ЭТ1ИХ пороговых элементов подключены к соответствующим кодЪвьгм входам триггера последующей  чейки р1гйгтр . ;,;,.,малом уровне напр жени  на ТД {хра ение нулевого состо ни ) ток от источника положительного-напр жени  + Протекает через резисторы 9, 10, диоды 7, 6, транзистор 11, который смещен в активную область работы. Последнее обеспечивает малое искажение передаваемых фронтов, малую их задержку , хорошую нагрузочную способность ПО потенциальному выходу транзистора 11 i сохранение абсолютной величины перепада напр жени  на ТД 1. Благодар  тому, что в точке 18 положительное напр жение равно падению нап р жени  ,на эмиггерно-баэовом нереходе транзистора 11, диод 5 заперт, н день с НИМ и резистором 8 обесточена. Положительное напр жение в точке 19, равное суммарному Падению напр жени  на диоде 7 и эмиттерно-базовом Переходе транзистора 11, стабилизировано |благодар  Нелинейности последних. Это обеспечивает посто нство протекаемого тока через резистор 9 и диод 6 при значительных ютклонениЯХ напр жени  от но мннального . Падением напр жени  на диоде 6 транзистор 16 смещаетс  в активную область . и эмиттерным током, который меньше п,икового тока ТД 17, смещает последний. При этом устанавливаетс  статический порог срабатывани . Напр жение на выходе 20 остаетс  практически неиЗМенным, равным напр жению на туннельной ветви ТД 17. При достаточно крутой ветви диода € .напр жение, на нем дополнительно, стабилизируетс  и ток смещ.ени  ТД /7 .практически остаетс  посто нным . За врем  протекани  пр мого тока через диод 6 в базе его накапливаетс  зар д неосновных носителей. При приходе тактовых -импульсов по шинам 12, 13 положительный импульс рассасывает накопленный в базе диода 6 зар д, .вызыва  срабатывание подготов .ленного порогового элемента на Транзисторе, 16 « ТД 17. В результате «а выходе 20 по в .л етс  с иеболыиой за врикой (,5 нсек.) положительный импульс, устанавливающий триггер последующей в нуль. Отрицательный импульс не.проходит через запертый диод 5, возможна лишь помеха из-за собственной емкости диода. Она очень мала ,и не может вызвать .срабатываиие неподготовленного порогового элемента на тра.нзисторе 14 и ТД 15. При большом уровне отрицательного напр жени  на ТД / (хранение единичного состо ни ) напр жение .в точке 18 отрицательно; через резисторы W, 8, диоды 7, 5, транзистор 11 протекает ток. В точке 19 напр жение равно разности напр жени  в точке 18 и падени  напр л е.ни .на диоде 7. Оно выбрано небольшим отрИЦательнььм соответствующим выбором характеристики диода 7. Поэтому ток через резистор 9 и диод 6 не протекает. Все сказанное ранее о диоде 6 и пороговом элементе на транзисторе 16 и ТД 17 справедливо в данном Случае дл  дио.да 5 и порогового элемента на тра.нзисторе 14 и ТД 15 .и наОборот. При приходе тактовых импульсов на выходе 21 по вл етс  с небольшой задержкой (1-1,5 нсек.) отрицательный импульс, уста а .вливающий триггер последующей  чейки В единицу. Предположим теперь, что происходит смена состо ний ТД /. При храненгии единицы в  -й  чейке необходимо, чтобы в момент смены состо ний ТД / на выходе 21 по вл лс  отрицательный импульс, а на выходе 20 .отсутствовал положительный. И наоборот - при -хранении нул  в д-й  чейке необходимо, чтобы при смене СОСТОЯ.НИЙ ТД / на выходе 21 отсутствовал отрицательный импульс, а на выходе 20 по вл лс  положительный. В точках 18 и 19 бипол рной диодно-резистивной схемы смена состо ний ТД / вызывает смену уровней напр жени  по знаку с Практически пренебрежимо1 задержкой, .вносимой тра.нзистором 11 н паразитными ем.костиыми нагрузками в этих точках. При этом через резисторы 8 и 5 осуществл етс  нопеременное управление диодами 5 н 6 с на.коплением зар да, а также пароповЫМИ элементами на ТД /5, ТД /7 и транзисторах 14, 16. На выходе одного из этих пороговых элементов , импульс по вл етс  в зависимости от того, протекал или нет ток до момента смены состо ний через диод, пoдгoтaвлJИвaющий да.нный пороговый элемент. То есть, благодар  эффекту накоплени  зар да .в базах диодов 5 и 6 и эффекту ПОДГОТОВКИ пороговых элементов осуществл етс  -промежуточное запоминание предыдущего состо ни  ТД /. Одновременно реализуютс  необходимые логические функции совпадени  и запрета дл  соответствующих тактовых импульсов. ПрИМенение диодов с накоплением зар да повышает надежность реализацни логических функций совпадени  по сравнению с обычными диодами и быстродействие регистра. Величина .накопленного зар да в диодах .6 экспоненциально зависит от длительности протекэНИ  пр мого тока и существенна при длительности более 5-10 нсек., что соответствует максимальной частоте переключений 00-200 мггц. Применение быстродейст