SU1820831A1 - Способ металлизации отверстий в диэлектрической подложке - Google Patents

Способ металлизации отверстий в диэлектрической подложке

Info

Publication number
SU1820831A1
SU1820831A1 SU4918550/21A SU4918550A SU1820831A1 SU 1820831 A1 SU1820831 A1 SU 1820831A1 SU 4918550/21 A SU4918550/21 A SU 4918550/21A SU 4918550 A SU4918550 A SU 4918550A SU 1820831 A1 SU1820831 A1 SU 1820831A1
Authority
SU
USSR - Soviet Union
Prior art keywords
holes
solution
laser
dielectric substrate
metal coating
Prior art date
Application number
SU4918550/21A
Other languages
English (en)
Inventor
Ю.В. Серянов
Т.Н. Соколова
Е.В. Орлова
Original Assignee
Саратовское научно-производственное объединение "Алмаз"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Саратовское научно-производственное объединение "Алмаз" filed Critical Саратовское научно-производственное объединение "Алмаз"
Priority to SU4918550/21A priority Critical patent/SU1820831A1/ru
Application granted granted Critical
Publication of SU1820831A1 publication Critical patent/SU1820831A1/ru

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Изобретение относится к лазерной технологии изготовления гибридных интегральных схем. Сущность изобретения: лазерную прошивку отверстий осуществляют в подложке, погруженной в раствор активации, содержащий хлорид тяжелого металла, до совпадения поверхности подложки с зеркалом раствора. После прохождения последнего прошивочного импульса раствор затекает в устье канала отверстия и под кратковременным действием высокой остаточной температуры стенок происходит термическое разложение паросолевой смеси с выделением металлсодержащих частиц, что приводит к активации канала отверстия. 5 ил.
SU4918550/21A 1991-03-12 1991-03-12 Способ металлизации отверстий в диэлектрической подложке SU1820831A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4918550/21A SU1820831A1 (ru) 1991-03-12 1991-03-12 Способ металлизации отверстий в диэлектрической подложке

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4918550/21A SU1820831A1 (ru) 1991-03-12 1991-03-12 Способ металлизации отверстий в диэлектрической подложке

Publications (1)

Publication Number Publication Date
SU1820831A1 true SU1820831A1 (ru) 1996-03-10

Family

ID=60538495

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4918550/21A SU1820831A1 (ru) 1991-03-12 1991-03-12 Способ металлизации отверстий в диэлектрической подложке

Country Status (1)

Country Link
SU (1) SU1820831A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2472325C1 (ru) * 2011-05-20 2013-01-10 Игорь Валентинович Колядов Способ изготовления металлизированных отверстий в печатной плате

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2472325C1 (ru) * 2011-05-20 2013-01-10 Игорь Валентинович Колядов Способ изготовления металлизированных отверстий в печатной плате

Similar Documents

Publication Publication Date Title
ATE49780T1 (de) Verfahren zur herstellung von metallischen produkten.
ES2036253T3 (es) Metodo para tratar superficies de sustratos con ayuda de un plasma y un reactor para realizar el metodo.
ATE119951T1 (de) Verfahren und vorrichtung zur elektrophoretischen tauchlackierung von kleinteilen und schüttgütern.
PL251685A1 (en) Surface coating method and coating composition
SU1820831A1 (ru) Способ металлизации отверстий в диэлектрической подложке
ES8402624A1 (es) Un metodo para la eliminacion selectiva de revestimientos metalicos superficiales duros.
TW427952B (en) Procedure for drying silicon
SE8106869L (sv) Elektropleteringsbad och forfarande for framstellning av vitt palladium
SE8101270L (sv) Nya derivat av lignosulfonsyra samt framstellning och anvendning derav
JPS5462930A (en) Chemical plating pretreatment method
DK0670352T3 (da) Belægningsmiddelgranulat samt fremgangsmåde til dets fremstilling
JPS575859A (en) High temperature electrolytic nitriding method
RU2166434C1 (ru) Способ изготовления изделий
FR2620624B1 (fr) Article en materiau polymere, modifie en surface pour presenter une hemocompatibilite amelioree et une thrombogeneicite diminuee, et son procede d'obtention
JPS5617021A (en) Surface treatment of substrate
SU1832751A1 (ru) Способ получения износостойких покрытий из соединений металлов
ATE74631T1 (de) Verfahren und vorrichtung zur herstellung von einseitig elektroplattiertem stahlband mit verbesserter phosphatierbarkeit.
SE8106694L (sv) Elektropleteringsbad och forfarande for avsettning av vit palladiummetall
JPS5562193A (en) Partial plating method of blankded flat bar material
ATE54340T1 (de) Plasmareaktorgefaess und verfahren.
RU1040754C (ru) Способ получени защитно-декоративного покрыти на силикатных издели х
Khaldeev et al. Analysis of Thermal Conductance Equation Solution for Pulsed Electric Discharge
Rie Plasma Assisted CVD-Process.(Retroactive Coverage)
ES447267A1 (es) Procedimiento de fosfatacion de superficies metalicas.
JPS544571A (en) Plasma treating apparatus