SU1767645A1 - Устройство дл компенсации погрешности напр жени преобразовател - Google Patents

Abstract

Устройство дл  компенсации погрешности напр жени  преобразовател  содержит силовой трансформатор 5, сумматор 2, усилитель 3, выпр митель 4, силовой высокочастотный генератор 7, ключи 8, 9, 10, 11, 12, датчик пол рности сигнала погрешности 13, RS-триггер 14, коммутаторы 15, 16, элементы ИЛИ 17, 18, элементы И 19, 20, формирователи коротких импульсов 21, 22, 23, интеграторы 24, 25, компараторы 26, 27. 2 ил. СО XI ON VJ О СП

Description

Изобретение относитс  к электротехнике и может быть использовано дл  улучшени  качества выходного напр жени  преобразовател  в электроприводах переменного тока.

В качестве аналога выбрана схема регулировани  переменного напр жени  суммирующего синусоидальное напр жение с разнопол рными пр моугольными импульсами синфазными с синусоидальным напр - жением (авт.св. Nfc 1372293, G 05 F 1/12). Устройство содержит трансформатор, формирователь знака полуволн, коммутаторы, компаратор. Недостатком  вл етс  то, что искажаетс  форма кривой выходного напр - жени  из-за суммировани  синусоидального и пр моугольного напр жени .

В качестве аналога выбрана схема непосредственного преобразовател  частоты с интегральной обратной св зью по пульса- ци м напр жени  (см. книгу Силовые полупроводниковые преобразователи частоты. Авторы Л.Джюди, Б.Пелли. - М : Энергоато- миздат, 1983, стр. 258). Устройство содержит интегратор, формирователь импульсов управлени . Недостатком устройства  вл етс  то, что возможна компенсаци  только высших гармоник,

В качестве прототипа выбрана схема управлени  активным фильтром с после- довательной компенсацией по авт. свид, № 1169106, Н 02 М 1/12, которое содержит источник эталонного сигнала, датчик выходного напр жени , сумматор, выпр митель, силовой трансформатор. Данное устройст- во позвол ет увеличить долю первой гармоники в выходном напр жении активного фильтра. Недостатком  вл етс  то, что осуществл етс  формирование эталонного напр жени  с  вно заданным спектром. Это приводит к абсолютному искажению формы кривой выходного напр жени .

Целью изобретени   вл етс  улучшение формы выходного напр жени  преоб- разовател .

Указанна  цель достигаетс  тем, что устройство дл  компенсации погрешности напр жени  преобразовател  содержит источник эталонного сигнала, датчик выход- ного напр жени  преобразовател , сумматор , выпр митель, силовой трансформатор с обмоткой компенсации. Выходы источника эталонного сигнала и датчика напр жени  преобразовател  подключены к входам сумматора. Отличительными признаками  вл етс  то, что в устройство введены силовой высокочастотный генератор, блок ключей , соединенных по однофазной мостовой схеме, датчик пол рности сигнала погрешности , RS-триггер, первый и второй переключающие коммутаторы, первый и второй элементы ИЛИ, первый и второй элементы И, три формировател  коротких импульсов, первый и второй интеграторы со сбросом, первый и второй компараторы. Силовой трансформатор снабжен дополнительной вторичной обмоткой, предназначенной дл  подключени  к выходу преобразовател . Выход силового высокочастотного генератора подключен ко входу блока ключей. В диагональ блока ключей включена обмотка компенсации силового трансформатора. К выходу сумматора подключены датчик пол рности сигнала погрешности и выпр митель . Первые входы каждого из элементов И подсоединены к соответствующим выходам датчика пол рности сигнала погрешности. Вторые входы каждого из элементов И подключены к выходу RS-триггера. Выходы первого и второго элементов И подсоединены к входа соответственно первого и второго интеграторов со сбросом ; Выходы каждого из интеграторов подключены к первым входам соответственно первого и второго компараторов. Вторые входы первого и второго компараторов соответственно подклю- чены к выходам первого и второго переключающих коммутаторов. Первые входы первого и второго переключающих коммутаторов подсоединены к выходу выпр мител , а вторые входы - к общему проводу. Управл ющие входы первого и второго переключающих коммутаторов подключены к соответствующим выходам датчика пол рности сигнала погрешности Выходы каждого из компараторов подключены к управл ющим входам ключей блока ключей и к входам соответственно первого и второго формирователей коротких импульсов Выходы первого и второго формирователей коротких импульсов подсоединены к соответствующим входам первого элемента ИЛИ и к соответствующим входам управлени  сбросом интеграторов . Выход первого элемента ИЛИ подключен к R-входу RS-триггера. Выход силового высокочастотного генератора подсоединен к первому входу второго элемента ИЛИ. Второй вход второго элемента ИЛИ подсоединен к выходу RS-триггера. Выход второго элемента ИЛИ подключен к входу третьего формировател  коротких импульсов . Выход третьего формировател  коротких импульсов подсоединен к S-входу RS-триггера

На фиг.1 показана функциональна  блок-схема устройства; на фиг.2 - временные диаграммы по сн ющие работу устройства .

Предлагаемое устройство (рис.1) содержит силовой высокочастотный генератор 7, на выходе которого подключен блок ключей 8. Ключи 9, 10, 11, 12, образующие блок ключей 8, включены по однофазной мостовой схеме. В диагональ блока ключей 8 включена обмотка компенсации 6 силового трансформатора 5.

К входам сумматора 3 подключены выходы источника эталонного напр жени  1 и датчика выходного напр жени  преобразовател  2. Вход датчика выходного напр жени  преобразовател  2 подключен к дополнительной вторичной обмотке 28 силового трансформатора. К выходу сумматора 3 подсоединены входы выпр мител  4 и датчика пол рности сигнала погрешности

13.Выход выпр мител  4 подключен к первым входам переключающих коммутаторов

15и 16. Вторые входы переключающих коммутаторов 15 и 16 подсоединены к общему проводу. Управл ющие входы первого и второго переключающих коммутаторов 15 и

16подключены к соответствующим выходам датчика пол рности сигнала погрешности 13. Выходы переключающих коммутаторов 15 и 16 подсоединены к вторым входам соответственно первого и второго компараторов 26, 27. Первые входы каждого из элементов И 19 и 20 подсоединены к соответствующим выходам датчика пол рности сигнала погрешности 13, Вторые входы первого и второго элементов И 19 и 20 подключены к выходу RS-триггера

14.Выходы первого и второго элементов И 19 и 20 подсоединены к входам соответственно первого и второго интеграторов со сбросом 24 и 25 Выходы упом нутых интеграторов подключены к первым входам соответственно первого и второго компараторов 26 и 27. Выходы первого и второго компараторов 26 и 27 подключены к входам соответствующих формирователей коротких импульсов 21 и 22. Выход первого компаратора 26 подключен к управл ющим входам ключей 9 и 12, а выход второго компаратора 27 - к управл ющим входам ключей 10 и 11. Выходы формирователей коротких импульсов 21 и 22 подсоединены к соответствующим входам первого элемента ИЛИ 17 и к соответствующим входам управлени  сбросом интеграторов 24 и 25. Выход первого элемента ИЛИ 17 подключен к R-входу RS-триггера 14, Выход силового высокочастотного генератора 7 подсоединен к первому входу второго элемента ИЛИ 18. Второй вход второго элемента ИЛИ 18 подключен к выходу RS-триггера 14. Выход второго элемента ИЛИ 18 подсоединен к входу третьего формировател  коротких импульсов 23, выход которого подсоединен к S-входу RS-триггера 14,

Рассмотрим работу предложенного устройства (см. рис.1 и 2). Выходное напр жение преобразовател  поступает на дополнительную вторичную обмотку 28 силового трансформатора 5 и на вход датчика выходного напр жени  преобразовател  2. С выхода датчика выходного напр жени 

0 преобразовател  2 сигнал поступает на один из входов сумматора 3 (рис.2, Ite). На второй вход сумматора 3 подаетс  сигнал с выхода источника эталонного напр жени  1 (рис. 2 Ui). На выходе сумматора 3 получаем

5 сигнал погрешности (рис,2, Уз), который определ етс  разницей мгновенных значений эталонного напр жени  и выходного напр жени  преобразовател .

Однопол рное напр жение с выхода си0 левого высокочастотного генератора 7 (рис.2, U) поступает на вход блока ключей 8. Сигнал погрешности поступает на входы датчика пол рности сигнала погрешности 13 и на вход выпр мител  4. Если сигнал

5 погрешности положительной пол рности, тогда на первом выходе датчика пол рности сигнала погрешности 13 по вл етс  сигнал логической единицы (рис.2, Ui3,i). а на втором выходе - сигнал логического нул 

0 (рис.2, Ui3,2) сигнал логической единицы с первого выхода датчика пол рности сигнала погрешности 13 подаетс  на первый вход первого элемента И 19 и на управл ющий вход первого переключающего элемента

5 коммутатора 15, а сигнал логического нул  с второго выхода датчика пол рности сигнала погрешности 13 поступает на первый вход второго элемента И 20 и на управл ющий вход второго переключающего коммутатора

0 16. Первый переключающий коммутатор 15 подключает выход выпр мител  4 к второму входу первого компаратора 26, а второй переключающий коммутатор 16 подключает к второму входу второго компаратора 27 сиг5 нал логического нул .

При подаче напр жени  питани , на выходе RS-триггера устанавливаетс  сигнал логической единицы, который поступает на вторые входы первого и второго элементов

0 И 19 и 20. На выходе первого элемента И 19 по вл етс  сигнал логической единицы и первый интегратор со сбросом 24 начинает интегрировать пилообразное напр жение . В случае, когда напр жение,

5 поступающее на первый вход первого компаратора (рис.2, LJ26), меньше напр жени  сигнала погрешности (рис.2, Uis), поступающего на второй вход первого компаратора 26, на выходе этого компаратора имеем сигнал логического нул , который поступает на

входы управл ющие ключей 9 и 12 и эти ключи открыты. С выхода силового высокочастотного генератора 7 через эти ключи на обмотку компенсации 6 силового трансформатора 5 подаетс  напр жение положительной пол рности (рис.2, Ue), суммируетс  с выходным напр жением преобразовател  (рис,2, U2) и передаетс  к потребителю (рис.2, Увых).

В это врем  на выходе второго элемента И 20 сигнал логического нул , второй интегратор со сбросом 25 неинтегрирует(на его выходе сигнал логического нул  (фиг.2, U25). На оба входа второго компаратора 27 поданы одинаковые сигналы и на его выходе сигнал готической единицы, который поступает на управл ющие входы ключей 10 и 11 и эти КУЛИЧИ удерживаютс  закрытыми.

В .этом случае, когда напр жени , поданные на входы первого компаратора 26, станов тс  равными, на его выходе по вл етс  сигнал логической единицы. Ключи 9 и 12 закрываютс , На выходе первого формировател  коротких импульсов 21 по вл етс  положительный импульс, который через первый элемент ИЛИ 17 поступает на R- вход RS-триггера 14 и переключает его выход в состо ние логического нул , а также производит сброс первого интегратора со сбросом 24. На выходах первого и второго элементов И 19, 20 по вл ютс  сигналы логического нул  и не один из интеграторов со сбросом 24 и 25 не интегрируют. На второй вход второго элемента ИЛИ 18 поступает сигнал логического нул . На вход S RS-триггера 14 поступает высокочастотный сигнал с выхода силового высокочастотного генератора 7, проход щий через второй элемент ИЛИ 18 и третий формирователь коротких импульсов 23. На выходе RS-триггера 14 устанавливаетс  сигнал ло- -гической единицы. Если сигнал погрешности сохран ет ту же положительную пол рность, то производитс  действи  как описано выше.

Рассмотрим случай, когда сигнал погрешности имеет отрицательную пол рность , В этом случае сигнал логического нул  с первого выхода датчика пол рности сигнала погрешности 13 (фиг.2, Ui3,i) поступает на первый вход первого элемента И 19, а сигнал логической единицы с второго выхода датчика пол рности сигнала погрешности 13 (фиг.2, U 13,2) - на первый вход второго элемента И 20. На второй вход первого компаратора 26 через первый переключающий 15 поступает сигнал логического нул  (фиг.2, Uis), и на второй вход второго компаратора 27 через второй переключающий коммутатор 16 поступает выпр мленный сигнал погрешности (фиг.2, Die). На выходе первого элемента И 19 имеетс  сигнал логического нул  и первый интегратор со сбросом 24 не интегрирует. На выходе

второго элемента И 20 имеетс  сигнал логической единицы и второй интегратор со сбросом 25 начинает интегрировать (фиг.2, LJ25). Если напр жение на первом входе компаратора 27 меньше напр жени 

0 на втором входе, то на выходе этого компаратора имеем сигнал логического нул , который поступает на входы управл ющие ключей 10 и 11 и открывает эти ключи. С выхода силового высокочастотного генера5 тора 7 через ключи 10 и 11 на обмотку компенсации 6 силового трансформатора 5 подаетс  напр жение отрицательной пол рности (фиг.2, Ue), суммируетс  с выходным напр жением преобразовател  (фиг.2,

0 ) и передаетс  к потребителю (фиг.2,

иных}.

Ко;да напр жени , поступающие на входы второго компаратора 27 станов тс  одинаковыми, на его выходе по вл етс  сиг5 нзл логической единицы и ключи 10, 11 закрываютс . На выходе второго формировател  коротких импульсов 22 по вл етс  положительный импульс, который через первый элемент ИЛИ 17 поступает на

0 R-вход RS-триггера 14 и переключает его выход в состо ние логического нул , а также производит сброс второго интегратора со сбросом 25. На выходах первого и второго элементов И 19 и 20 по вл ютс  сигналы

5 логического нул  и не один из интеграторов со сбрбсом 24 и 25 не действует. На второй вход второго элемента ИЛИ 18 поступает сигнал логического нул . На S-вход RS-триггера 14 поступает высокочастотный сигнал

0 с выхода силового высокочастотного генератора 7, проход щий через второй элемент ИЛИ 18 и третий формирователь коротких импульсов 23. На выходе RS-триггера 14 устанавливаетс  сигнал логической единицы.

5 Дальше устройство продолжает функционировать в зависимости от пол рности сигнала погрешности.

Технико-экономическа  эффективность устройства заключаетс  в том, что достига0 етс  улучшение формы выходного напр жени  преобразовател  за счет введени  дополнительной мощности от источника высокой частоты. Этим повышаютс  энергетические характеристики преобразовател , а

5 вторые входы первого и второго компараторов соответственно подключены к выходам первого и второго переключающих коммутаторов , первые входы первого и второго переключающих коммутаторов подсоединены к выходу выпр мител , вторые входы - к

общему проводу, а управл ющие входы - к соответствующим выходам датчика пол рности сигнала погрешности, выходы каждого из компараторов подключены к управл ющим входам ключей блока ключей и к входам соответствующих формирователей коротких импульсов, причем выходы каждого из них подсоединены к соответствующим входам первого элемента и к соответствующим входам управлени  сбросом интеграторов, выход первого элемента ИЛИ подключен к R-входу RS-триггера, выход силового высокочастотного генератора подсоединен к первому входу второго элемента ИЛИ, второй вход которого подсоединен к выходу RS-триптера, выход второго элемента ИЛИ подключен к входу третьего формировател  коротких импульсов, выход которого подсоединен к S-входу RS-триггера

Claims (1)

1. Формула изобретени  Устройство дл  компенсации погрешности напр жени  преобразовател , содержащее источник эталонного сигнала и датчик выходного напр жени  преобразовател , выходы которых подключены к входам сумматора , выпр митель, силовой трансформатор с обмоткой компенсации, отличающеес  тем, что, с целью улучшени  формы выходного напр жени  преобразовател , в устройство введены силовой высокочастотный генератор, блок ключей, соединенных по однофазной мостовой схеме, датчик пол рности сигнала погрешности, RS-триггер, первый и второй переключающие коммутаторы , первый и второй элементы ИЛИ, первый и второй элементы И, три формировател  коротких импульсов, первый и второй интеграторы со сбросом, пер- вый и второй компараторы, силовой трансформатор снабжен дополнительной вторичной обмоткой, предназначенной дл 

   подключени  к выходу преобразовател , причем выход силового высокочастотного генератора подключен к входу блока ключей , в диагональ блока ключей включена обмотка компенсации силового трансформатора, к выходу сумматора подключены датчик пол рности сигнала и выпр митель , первые входы каждого из элементов И подсоединены к соответствующим выходам датчика пол рности сигнала погрешности, вторые входы каждого из элементов И подключены к выходу RS-триггера, а выходы первого и второго элементов И - к входам соответственно первого и второго

   интеграторов со сбросом, выходы каждого из которых подключены к первым входам соответственно первого и второго компараторов , а вторые входы первого и второго компараторов соответственно подключены

   к выходам первого и второго переключающих коммутаторов, первые входы первого и второго переключающих коммутаторов подсоединены к выходу выпр мител , вторые входы - к общему проводу, а управл ющие

   входы - к соответствующим выходам датчика пол рности сигнала погрешности, выходы каждого из компараторов подключены к управл ющим входам ключей блока ключей и к входам соответствующих формирователей коротких импульсов, причем выходы каждого из них подсоединены к соответствующим входам первого элемента ИЛИ и к соответствующим входам управлени  сбросом интеграторов, выход первого элемента

   ИЛИ подключен к R-входу RS-триггера, выход силового высокочастотного генератора подсоединен к первому входу второго элемента ИЛИ, второй вход которого подсоединен к выходу RS-триггера, выход второго

   элемента ИЛИ подключен к входу третьего формировател  коротких импульсов, выход которого подсоединен к S-входу RS-триггера .

   т тгшгртггпттттттттггтшштттп т... ,

   ™ - ni iznjzzLa

   t

   4

   J

   Ч# Ц ..П:П.-. П П I-I х

   ш пдпошжопюаж

   /«

   (4

   JJ

   J AЯХь.

   145

   сз -йзсза 0С & й Л к.

   ь

   &

   1,

   ош

   1

   .и.

   /

   тъ. итгтРх vr

   ы/: 2