SU1748149A1 - Устройство дл вычислени симметрических булевых функций - Google Patents
Устройство дл вычислени симметрических булевых функций Download PDFInfo
- Publication number
- SU1748149A1 SU1748149A1 SU904822215A SU4822215A SU1748149A1 SU 1748149 A1 SU1748149 A1 SU 1748149A1 SU 904822215 A SU904822215 A SU 904822215A SU 4822215 A SU4822215 A SU 4822215A SU 1748149 A1 SU1748149 A1 SU 1748149A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- elements
- output
- inputs
- modulo
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к вычислитель- нрй технике и микроэлектронике. Цель изобретени - расширение функциональных возможностей за счет реализации симметрических булевых функций п ти переменных . Поставленна цель достигаетс тем/ что устройство дл вычислени симметрических булевых функций содержит мажори тарный элемент с порогом два. мажоритарный элемент с порогом четыре, два элемента НЕ, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре элемента И, три элемента ИЛИ, п ть информационных входов , шесть настроечных входов, выход. Сложность устройства по числу входов логических элементов равна 46, а быстродействие , определ емое глубиной схемы, равно 4 г, где т- задержка на вентиль. 1 ил.
Description
Изобретение относитс к вычислительной технике и микроэлектронике и предназ- начено дл реализации всех симметрических булевых функций (с.б.ф.) п ти переменных.
Цель изобретени - расширение функциональных возможностей устройства за. счет реализации с.б.ф. п ти переменных.
На чертеже представлена функциональна схема устройства дл вычисленеи с.б.ф.
Устройство содержит два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА 1 и 2, мажоритарный элемент с порогом два 3, мажоритарный элемент с порогом четыре 4, два элемента НЕ 5 и 6, четыре элемента И-НЕ 7, 8. 9 и 10, три элемента ИЛИ 11, 12 и 13, п ть информационных входов 14...18, шесть настроечных входов 19...24, выход 25.
Устройство дл вычислени с.б.ф. работает следующим образом.
На информационные входы 14.,. 18 поступают двоичные переменные XI.-.XSB произвольном пор дке; на настроечные входы 19...24 - сигналы настройки ui...ue соответственно , значени которых принадлежат множеству {0,1}. На выходе 25 реализуетс некотора с.б.ф. п ти переменных F F(xi,x2,x3,x4,x5), определ ема вектором настройки U(ui,U2,U3,U4,u5,U6).
Первообразна устройства имеет следующий вид:
FJX1,X2,X3,X4,X, U1,U2.U3,U4,U5.U6)
UlfЈfl.U2fofljU3 fo fl f2).(U4 fo fl f2). ( 1- f2).U6f()f2,
где fo xi x2tf X3i x tfx5,
fl M2(X1,X2,X3,X4,X5)ЈM4(X1,X2.X3,X4,X5), f2 M4(X1,X2,X3.X4.X5),
fi,ecnHxi« 2 x3 x4Јxs Мк(х|.хг,
/ 0 - в противном случае, k t {2,4}.
По сним алгоритм настройки устройства . Пусть с.б.ф. F F(xi,X2,X3,X4.X5) задана своим двоичным кодом n(F) (по,П1,п2,пз,п4,п5), где п| - значение функции
(Л
С
2
00
ь
Ю
F на (любом) наборе переменных Х1,х2,хз,х4,х5. содержащем ровно i единиц (,1,...5). Тогда вектор настройки устройства на реализацию с.б.ф. F определ етс следующим образом:
U (ui,U2,U3,U4,U5,U6)-(n3,n2,n5,fTo,,n4).
Пример. Найти сигналы настройки устройства на реализацию с.б.ф.
F х 1x2x3x4x5 /х 1x2x3x4x5.
Очевидно, что n(F) (1,0,0,0,0,1). В таком случае имеем U (0,0,0,0,1,0).
Следовательно, сигналы логического нул должны быть поданы на настроечные входы 19,20,21,22 и 24, а сигнал логической единицы - на настроечный вход 23.
Достоинством устройства дл вычислени с.б ф. вл ютс более широкие функциональные возможности. Так, устройство при простой настройке реализует 64 с.б.ф. п ти переменных, в то врем как прототип реализует только 32 с.б.ф. четырех переменных .
Ф-ормула изобретени Устройство дл вычислени симметрических булевых функций, содержащее два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, два элемента НЕ, первый мажоритарный элемент, первый элемент ИЛИ и три элемента И, причем 1-ые входы первого элемента сложени по модулю два и первого мажоритарного элемента (,4) соединены с i-ым информационным входом устройства, первый и второй настроечные входы которого соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом второго элемента сложени по модулю два, первый вход которого соединен с выходом первого мажоритарного элемента, выход первого элемента сложени по модулю два соединен с третьим входом первого элемента И и входом первого элемента НЕ, выход которого соединен с третьим входом второго элемента И, отличающеес тем, то, с целью расширени функциональных возможностей за счет реализации симметрических функций п ти переменных, оно содержит второй мажоритарный элемент, второй и третий элементы ИЛИ, четвертый элемент И, причем, п тые входы первого
элемента сложени по модулю два и первого мажоритарного элемента соединены с п тым информационным входом устройства, третий, четвертый, п .тый и шестой настроечные входы которого соединены соответственно с первыми входами первого, второго и третьего элементов ИЛИ и третьего элемента И, вторые входы первого, второго и третьего элементов ИЛИ соединены с выходом второго элемента сложени по модулю
два, второй вход которого соединен с выходом второго мажоритарного элемента и входом второго элемента НЕ. выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен
с выходом первого элемента НЕ, третьим входом третьего элемента ИЛИ и вторым входом третьего элемента И, третий вход которого соединен с третьим входом второго элемента ИЛИ. четвертым входом третьего элемента ИЛИ и выходом второго мажоритарного элемента, j-й вход которого ,5) соединен с j-ым информационным входом устройства, выход которого соединен с инверсным выходом четвертого элемента И. с первого по шестой входы которого соединены соответственно с инверсными выходами первого, второго и третьего элементов И и выходами первого, второго и третьего элементов ИЛИ, четвертый вход второго элемента ИЛИ соединен с
выходом первого элемента сложени по модулю два.
Claims (1)
- Ф-ормулаизобретенияУстройство для вычисления симметрических булевых функций, содержащее два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, два элемента НЕ, первый мажоритарный элемент, первый элемент ИЛИ и три элемента И, причем 1-ые входы первого элемента сложения по модулю два и первого мажоритарного элемента (1=1,4) соединены с i-ым информационным входом устройства, первый и второй настроечные входы которого соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом второго элемента сложения по модулю два, первый вход которого соединен с выходом первого мажоритарного' элемента, выход первого элемента сложения по модулю два соединен с третьим входом первого эле мента И и входом первого элемента НЕ, выход которого соединен с третьим входом второго элемента И. отличающееся тем, что, с целью расширения функциональных возможностей за счет реализации симметрических функций пяти переменных, оно содержит второй мажоритарный элемент, второй и третий элементы ИЛИ, четвертый элемент И, причем, пятые входы первого элемента сложения по модулю два и первого мажоритарного элемента соединены с пятым информационным' входом устройства; третий, четвёртый, пятый и шестой настроечные входы которого соединены соответственно с первыми входами первого, второго и третьего элементов ИЛИ и третьего элемента И, вторые входы первого, второго и третьего элементов ИЛИ соединены с выходом второго элемента сложения по модулю два, второй вход которого соединен с выходом второго мажоритарного элемента и входом второго элемента НЕ. выход которого соединен с третьим входом первого элемента ИЛИ, четвертый вход которого соединен с выходом первого элемента НЕ, третьим входом третьего элемента ИЛИ и вторым входом третьего элемента И, третий вход которого соединен с третьим входом второго элемента ИЛИ. четвертым входом третьего элемента ИЛИ и выходом второго мажоритарного элемента, J-й вход которого (j=1,5) соединен с j-ым информационным I/ входом устройства, выход которого'соединен с инверсным выходом четвертого элемента И, с первого по шестой входы которого соединены соответственно с инверсными выходами первого, второго и третьего элементов И и выходами первого, второго и третьего элементов ИЛИ, четвертый вход второго элемента ИЛИ соединен с выходом первого элемента сложения по модулю два.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904822215A SU1748149A1 (ru) | 1990-05-07 | 1990-05-07 | Устройство дл вычислени симметрических булевых функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904822215A SU1748149A1 (ru) | 1990-05-07 | 1990-05-07 | Устройство дл вычислени симметрических булевых функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1748149A1 true SU1748149A1 (ru) | 1992-07-15 |
Family
ID=21512540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904822215A SU1748149A1 (ru) | 1990-05-07 | 1990-05-07 | Устройство дл вычислени симметрических булевых функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1748149A1 (ru) |
-
1990
- 1990-05-07 SU SU904822215A patent/SU1748149A1/ru active
Non-Patent Citations (1)
Title |
---|
Ав торское свидетельство СССР № 1559337,кл. G 06 F 7/00, 1988. Авторское свидетельство СССР № 1684791,кл.С 06 F 7/00. 1989. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3458240A (en) | Function generator for producing the possible boolean functions of eta independent variables | |
SU1748149A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
Graef et al. | On the behavior of solutions of a first order nonlinear neutral delay differential equation | |
SU1417012A1 (ru) | Четырехвходовый одноразр дный сумматор | |
RU2029431C1 (ru) | Преобразователь кодов | |
RU2047894C1 (ru) | Устройство для вычисления симметрических булевых функций | |
SU1259243A1 (ru) | Многофункциональный логический модуль | |
SU1196846A1 (ru) | Многофункциональный логический модуль | |
SU1587486A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
RU2047893C1 (ru) | Устройство для вычисления симметрических булевых функций | |
SU1582186A1 (ru) | Многофункциональный логический модуль | |
RU2047892C1 (ru) | Устройство для вычисления симметрических булевых функций | |
SU1478208A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
SU1684792A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
SU1517017A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
SU1683001A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
SU1368872A1 (ru) | Многофункциональный логический модуль | |
SU1711147A1 (ru) | Устройство дл арифметического разложени симметрических булевых функций | |
SU1282113A1 (ru) | Универсальный логический модуль | |
SU962917A1 (ru) | Универсальный логический модуль | |
RU1793542C (ru) | Многофункциональный логический модуль | |
SU1487024A1 (ru) | Устройство для вычисления симметрических булевых функций | |
SU1689943A1 (ru) | Устройство дл вычислени симметрических булевый функций | |
SU1200427A1 (ru) | Устройство цифрового декодировани информации | |
SU1441382A1 (ru) | Устройство дл вычислени систем логических функций |