SU1711147A1 - Устройство дл арифметического разложени симметрических булевых функций - Google Patents

Устройство дл арифметического разложени симметрических булевых функций Download PDF

Info

Publication number
SU1711147A1
SU1711147A1 SU894677108A SU4677108A SU1711147A1 SU 1711147 A1 SU1711147 A1 SU 1711147A1 SU 894677108 A SU894677108 A SU 894677108A SU 4677108 A SU4677108 A SU 4677108A SU 1711147 A1 SU1711147 A1 SU 1711147A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
subtractor
output
input
arithmetic
Prior art date
Application number
SU894677108A
Other languages
English (en)
Inventor
Леонид Болеславович Авгуль
Валерий Павлович Супрун
Эугенюс Каролевич Мачикенас
Николай Алексеевич Егоров
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Белорусский государственный университет им.В.И.Ленина
Каунасский Политехнический Институт Им.А.Снечкуса
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны, Белорусский государственный университет им.В.И.Ленина, Каунасский Политехнический Институт Им.А.Снечкуса filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU894677108A priority Critical patent/SU1711147A1/ru
Application granted granted Critical
Publication of SU1711147A1 publication Critical patent/SU1711147A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

. Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в ЭВМ и спецпроцессорах с системой команд высокого уровн , ориентированной на класс логико-комбинаторных задач. Цель изобретени  - повышение быстродействи  устройства дл  арифметического разложени  симметрических булевых функций. Поставленна  цель достигаетс  тем, что устройство дл  арифметического разложени  симметрических булевых функций п аргументов содержит п+1 группу вычитателей, вход константы логического нул ,- п+1 входов .. п+1 выходов первой группы и п+1 выходов второй группы. Устройство работает следующим образом. На входы устройства подаютс  компоненты двоичного кода л (f) разлагаемой симметрической булевой функции (xi, X2Хп). На выходах первой группы формируютс  компоненты вектора р (f),  вл ющиес  коэффициентами положительного пол ризованного арифметического полинома G(f) функции f, а на выходах второй группы - компоненты векторов A (f),  вл ющиес  коэффициентами отрицательно пол ризованного арифметического полинома H(f). 1 ил.

Description

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в ЭВМ и спецпроцессорах с системой команд высокого уровн , ориентированной на класс логико-комбинаторных задач.
Цель изобретени  - повышение быстродействи  устройства дл  арифметического разложени  симметрических булевых функций (с.б.ф.).. ч
На чертеже представлена схема устройства дл  арифметического разложени  с.б.ф. при п 5.
Устройство содержит п-2(1-1) вычитателей 1-5 первой группы, п-2(1-1)вычйтате ей 6-10 второй группы п-2(2-1) вычитателей 11- 13 третьей группы, п-2(2-1) вычитателей 14- 16 четвертой группы, п-2(3-1) вычитатель 17
(п той группы, п-2(3-1) вычитатель 18 шестой группы, п+1 входов 19-24, вход 25 константы логического нул , выходов 26-31 первой группы, п+1 выходов 32-37 второй группы. .
Пусть (xi. Х2,.., хп) - с.б.ф. п аргументов Х1, Х2Хп И Л(т) (ЛЬ, Л1, .... Лп) двоичный код f. где Л - значение f на (любом ) наборе значений п аргументов с i единицами . N0,1. ... п. Поскольку f - с.б.ф.. то в ее арифметической Полином G(f) аргументы xt, ха хп вход т симметрично.
Следовательно, полином G(f) однозначно задаетс  (п+1)-разр дным вектором р (F) (/оь./91, ,../Эп),тде/Oi - целочисленный коэффициент , приписанный (всем), слагаемым ранга I полинома G(f). ,1п. Вместе с
VI
тем дл  с.б.ф. f существует еще один арифметический полином H(f). в котором все аргументы XL Х2хп пол ризованы отрицательно
(считаетс , что в полиноме G(1) аргументы пол ризованы положительно), т.е. аргументы XL X2,..., хп вход т в H(f) только с отрицанием . По аналогии с G(f) полином H(f) также может быть однозначно задан (п+1)разр дным вектором A(f) (Ao,AiАл),
причем область определени  целочисленных коэффициентов AJ совпадает с областью определени  коэффициентов р и имеет место
р} 2 IAH 2 где .1п.
Полиномы G(f) и H(f) в общем виде можно записать следующим образом:
G(f) РО +p (xi+X2+.,.+xn)+
pi (Х1Х2+...+Х1Хп+Х2ХЗ+..,+Хп-1Хп)+...
+ РП xix2...xn;
H(f) Яо +Я1 (X1 + X2 + ...+Xn)+ +Я2(...+MXn+X2XЗ+...+Xn-1Xn)... + Ял Х1Х2...ХП .
Поскольку арифметические полимоны G(f) и H(f) однозначно определ ютс  векторами p(f)(A.pi/On)и Я(т) (Яо,AtЯп),
то задача арифметического разложени  с.б.ф. f сводитс  к qpeo6pa30BaHMio вектора  (т) в векторы р (f) и Я (f).
Указанные преобразовани  заключаютс  в формировании последовательности векторов В°, . где В°  (т), а значени  компонент вектора вЦ( /4.)
вычисл ютс  по формуле
/ o /r+1i-/r1. -
где ,1n-j; ,2п.
Тогда
./&$,$$)
И Я(() (/38 + 1. ДЛ/$ - 1, , .лЙ)|(1)
где
/3S . если п четное ; . если л нечетное.
Пример. Пусть и с.б.ф. (xi, X2, хз, задана вектором   (f)(0,1, 1,0, 1). Последовательность векторов имеет
вид .
в0 - (0.1, 1,0. 1): В1 {1,0, -1,1): - В2 (-1,-1,2); 1 (0,3); В4 (3).
0
5
0
г
Векторы В , В В образуют треугольную таблицу с основанием К, котора  дл  данного примера имеет вид
ро 0 1 1 0 1 АО р 1 0 -1 1 AI
/32 -1 -1
/5з 0 3 Аз
р4 3 Яг)
Отсюда следует, что р (f) (0,1, -1, 0.3): Я(т) (1,-1,2,-3.3). Следовательно,
G(f)(x1+x2+X3+X4)-(x1x2+X1X3+X1X4+
+ Х2ХЗ+Х2Х4+ХЗХ4)+Зх1X2X3X4: H((xi+X2+X3+X4)+2(xiX2+x1x3+ + Х1Х4+Х2ХЗ+Х2Х4+ХЗХ4)- 3(Х1Х2ХЗ+ + X1X2X4-)-X1X3X4-fX2X3X4)+3x 1X2X3X4.
5
0
5
0
5
0
5
Устройство работает следующим образом .
На 1-й (,2п+1) вход устройства подаетс  (1-1)-  компонента JTj-i вектора (f) разлагаемой функции (xi. X2,..., хп). На выходах первой группы формируютс  компоненты вектора р (f). на выходах второй группы - компоненты вектора Я (f).
Так, если на входы 19-25 устройства подать соответственно компоненты ль ... Л5 вектора тг(т)(0,1.0,1.1,0). на выходах 26- 31 первой группы формируютс  соответственно компоненты ро ...рь вектораp(f)(0,1, -2,4, -7,10), на выходах 32-37 второй группы - соответственно компоненты АО ... Яв вектора Я(т)(0,1,-1.0,3,-10).
Разр дность вычитателей определ етс  числом разр дов, необходимых дл  представлени  максимально возможного по аб- солютной величине коэффициента арифметического полимона. Тогда с учетом знакового разр да разр дность вычитателей равна п+1. Причем дл  представлени  операндов (данных с промежуточных вычислений или окончательных результатов) используетс  дополнительный код, который формируетс  автоматически при условии блокировани , сигнала заема из старшего (знакового) разр да вычитателей.
Следовательно, на входы вычитателей первой группы подан (п+1)-разр дный код 00...07Г1. в котором первый (старший) разр д знаковый. На выходе этих вычитателей числа (положительные и отрицательные) уже представлены в дополнительном коде. Здесь используетс  тот факт, что результат выполнени  операций вычитани  над дополнительными кодами чисел всегда дает разность, представленную в дополнительном коде, если заем из знакового разр да заблокирован (не используетс ).
В каждой четной группе использованы дополнительные вычитатели, на входы уменьшаемого которых подаютс  сигналы логического нул , т.е. (п+1)-разр дные коды
000. Назначение этих вычитателей состоит в изменении знаков соответствующих коэффициентов согласно (1)
Пример процесса формировани  компонент векторов р (f) и A(f) из вектора п (f)(0;1, 0,1, 1,0) устройством:
Выход аыч. 6 г 111110
Выход
БЫЧ.11
О, 000100
Выход выч.7 000010
Выход выч . 8 111111
Выход выч.12 111101
Вы вы 00
ВыходВыход
выч.15выч.16
000. 000000 9
Отсюда
Выход выч.17 ps 001010
Выход
выч.18
110110 fl s
р0 0000002 0,а; р, 0000012
Рг -СМ 111 °21доп -2 о ; р. 0001
pi tni°0 2 Aon -7 o ; Ps оою
Й0 000000г ; 4 00000.1 в
Си111Удоп -1о,о; Ь ооо
4 000011г 5 Dl°110Формула изобретени  Устройство дл  арифметического разлог жени  симметрических булевых функций, содержащее вычитатели, отличающее- с   тем, что, с целью повышени  быстродействи , вычитатели образуют п+1 группу (п - количество аргументов разлагаемой симметрической булевой функции), (2г-1)-  и 2г-  (,2;... п/2) из которых содержат по п -2(г-1) вычитателей. первый вход устройства соединен с входом вычитаемого первого вычитател  первой группы и первым выходом первой группы выходов устройства , 1-й вход устройства (. 3 п)
соединен с входом вычитаемого 1-го вычитател  первой труппы и входом уменьшаемого (Ы)-го вычитател  первой группы, (п+1)-й вход устройства соединен с входом уменьшаемого n-го вычитател  первой группы и первым выходом второй группы выходов устройства, выход первого вычитател  (М)-й группы соединен с i-м выходом
Выход выч.10 000001 Ц
Выход выч.13 000000
«, ;
2
2 .
о;
ог
o(T
0
5
0
5
4-«;
10,о; .
Ю10 .
первой группы выходов устройства и входом вычитаемого первого вычитател  1-й группы, выход первого вычитател  n-й группы соединен с (п+1)-м выходом первой группы выходов устройства, выход k-ro
вычитател  р-й группы (, 3 n-р; ,
2,..., п-2) соединен с входом уменьшаемого k-ro вычитател  (р+1)-й группы и входом вычитаемого (k-l)-ro вычитател  (р+1)-й группы, выход (n-i+2)-ro вычитател  (И)-й группы соединен с входом уменьшаемого (п-1+1)-го вычитател  i-й группы, вход вычитаемого п-2(г-1)-го вычитател  2г-й группы соединен с выходом п-2(г-1)-го вычитател  (2г-1)-й группы, вход уменьшаемого п-2(г-1)-го вычитател  2г-й группы соединен с входом константы логического нул , а выход - с (г+1)-м выходом второй группы выходов устройства, ()-й выход второй группы выходов устройства соединен с выходом (n-2l+1 hro вычитател  21-й группы (, 2..., Xn-1)/2Q.
26-19
231 U

Claims (1)

  1. Формула изобретения
    Устройство для арифметического разложения симметрических булевых функций, содержащее вычитатели, отличающеес я тем, что, с целью повышения быстродействия, вычитатели образуют п+1 группу (п - количество аргументов разлагаемой симметрической булевой функции), (2г-1)-я и 2г-я (г=1,2.... ]п/2[) из которых содержат по л -2(г-1) вычитателей, первый вход устройства соединен с входом вычитаемого первого вычитателя первой группы и первым выходом первой группы выходов устройства, i-й вход устройства (1=2. 3,..., п) соединен с входом вычитаемого ί-го вычитателя первой группы и входом уменьшаемого (1-1)-го вычитателя первой группы, (л+1)-й вход устройства соединен с входом уменьшаемого η-го вычитателя первой группы и первым выходом второй группы выходов устройства, выход первого вычитателя (И)-й группы соединен с i-м выходом первой группы выходов устройства и вхо4θ дом вычитаемого первого вычитателя 1-й группы, выход первого вычитателя л-й группы соединен с (л+1)-м выходом первой группы выходов устройства, выход к-го вычитателя р-й группы (к=2, 3..... л-р; р=1,
    45 2,..., л-2) соединен с входом уменьшаемого к-го вычитателя (р+1)-й группы и входом вычитаемого (к-1)-го вычитателя (р+1)-й группы, выход (n-i+2)-ro вычитателя (М)-й группы соединен с входом уменьшаемого 5θ (л-1+1)-го вычитателя i-й группы, вход вычитаемого [п-2(г-1)]-го вычитателя 2г-й группы соединен с выходом [ η - 2 (г-1)]-го вычитателя (2г-1)-й группы, вход уменьшаемого [л-2(г-1 )]-го вычитателя 2г-й группы 55 соединен с входом константы логического нуля, а выход - с (г+1)-м выходом второй группы выходов устройства, (]п/2[+!+1)-й выход второй группы выходов устройства соединен с выходом (л-21+1)-го вычитателя __21-й группы (1=1, 2..., Хп-1)/2[).
    I
SU894677108A 1989-04-11 1989-04-11 Устройство дл арифметического разложени симметрических булевых функций SU1711147A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894677108A SU1711147A1 (ru) 1989-04-11 1989-04-11 Устройство дл арифметического разложени симметрических булевых функций

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894677108A SU1711147A1 (ru) 1989-04-11 1989-04-11 Устройство дл арифметического разложени симметрических булевых функций

Publications (1)

Publication Number Publication Date
SU1711147A1 true SU1711147A1 (ru) 1992-02-07

Family

ID=21440932

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894677108A SU1711147A1 (ru) 1989-04-11 1989-04-11 Устройство дл арифметического разложени симметрических булевых функций

Country Status (1)

Country Link
SU (1) SU1711147A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2461868C1 (ru) * 2011-10-03 2012-09-20 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации Арифметический вычислитель систем булевых функций

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР i N 1633388. кл. G 06 F 7/00, G 06 F 7/38, 30.03.89. Кухарев Г.А., Тропченко А.Ю., Шмер- ко В.П. Систолические процессоры дл обработки сигналов. - Минск: Белорусси , 1988, с. 101-105. рис. 4.4.12. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2461868C1 (ru) * 2011-10-03 2012-09-20 Федеральное государственное военное образовательное учреждение высшего профессионального образования "Военная академия связи имени Маршала Советского Союза С.М. Буденного" (г. Санкт-Петербург) Министерства обороны Российской Федерации Арифметический вычислитель систем булевых функций

Similar Documents

Publication Publication Date Title
US3993891A (en) High speed parallel digital adder employing conditional and look-ahead approaches
US4761760A (en) Digital adder-subtracter with tentative result correction circuit
US3932734A (en) Binary parallel adder employing high speed gating circuitry
US5325321A (en) High speed parallel multiplication circuit having a reduced number of gate stages
US4628472A (en) Binary multiplier using ternary code
SU1711147A1 (ru) Устройство дл арифметического разложени симметрических булевых функций
US4298952A (en) One's complement adder
US5491803A (en) Response resolver for associative memories and parallel processors
US5148388A (en) 7 to 3 counter circuit
SU1264166A1 (ru) Комбинационный двоичный сумматор-вычитатель
US3586845A (en) Binary full adder utilizing operational amplifiers
US4888723A (en) Arrangement for bit-parallel addition of binary numbers with carry-save overflow correction
SU1196859A1 (ru) Цифровое параллельное устройство дл возведени в куб
SU1198511A1 (ru) Устройство дл суммировани двоичных чисел
US5216424A (en) Binary data converter
SU369715A1 (ru) Троичный потенциальный триггер
RU1784972C (ru) Устройство дл сложени чисел в дополнительном коде
SU1606974A1 (ru) Устройство дл вычислени функций тангенса и котангенса
SU1451690A1 (ru) Устройство дл сложени и вычитани чисел по модулю @
SU1569825A1 (ru) Устройство дл делени двоичных чисел
SU244712A1 (ru) Устройство для суммирования и вычитания чисел
SU1411740A1 (ru) Устройство дл вычислени экспоненциальной функции
SU1179322A1 (ru) Устройство дл умножени двух чисел
SU1087997A1 (ru) Система кодировани запроса прерывани старшего приоритета
SU1095178A1 (ru) Устройство дл умножени чисел по модулю @