SU1746439A1 - Интегральна схема - Google Patents

Abstract

Изобретение относитс  к цифровым интегральным схемам на основе бипол рных транзисторов, в частности к ТТЛ. В интегральной схеме повышение помехоустойчивости и обеспечение управлени  порогом переключени  достигаютс  при введении области р+с концентрацией примеси 5-1018 N 10 под эмиттеры всех транзисторов , за исключением выходного. 2 ил сл с

Description

Изобретение относитс  к полупроводниковой электронике, а более конкретно к полупроводниковым интегральным схемам на основе бипол рных транзисторов.

Известна интегральна  схема, включающа  выполненные на полупроводниковой подложке в эпитаксиальном слое п-типа Первый и второй транзисторы, диод Шоттки и резистор, причем катод диода Шоттки соединен с входом схемы, а анод подключен к базе первого транзистора, соединенной с шиной питани  через резистор, эмиттер первого транзистора соединен с базой второго транзистора, эмиттер которого соединен с общей шиной, а коллектор образует выход.

Недостатком известного решени   вл етс  пониженна  помехозащищенность, обусловленна  пониженным порогом переключени  схемы.

Известна интегральна  схема, включающа  первый, второй и третий транзисторы, диод Шоттки и резистор и выполненна  на

полупроводниковой подложке. Катод диода Шоттки соединен с входом схемы, а анод - с базой первого транзистора, соединенной с шиной питани . Эмиттер первого транзистора соединен с базой второго транзистора через дополнительные первый и второй резисторы, эмиттер второго транзистора соединен через дополнительные третий и четвертый резисторы с базой третьего транзистора, а эмиттер третьего транзистора соединен с общей шиной.

Недостатком известного решени   вл етс  необходимость в большом количестве дополнительных схемных элементов (резисторов ) дл  обеспечени  управлени  порогом переключени  схемы.

Наиболее близкой к предлагаемой  вл етс  интегральна  схема, содержаща  первый транзистор, база которого через первый резистор соединена с шиной питани , а с входом схемы - через диод, включенный в направлении к входу схемы. Коллектор первого транзистора через втоXI

4 О СО

ю

рой резистор соединен с шиной питани , а эмиттер соединен с базой второго транзистора . Эмиттер второго транзистора соединен с базой третьего транзистора, эмиттер которого соединен с общей шиной. Интегральна  схема выполнена на полупроводниковой подложке р-типа проводимости в отделенных друг от друга изолирующими област ми участках эпитаксиального сло  а-типа проводимости со скрытыми сло ми п+-типа проводимости. В участках эпитаксиального сло  сформированы области активной и пассивной базы проводимости и эмиттера п -типа проводимости первого, второго и третьего транзисторов.

Недостатком.известного решени   вл етс  невозможность управлени  порогом переключени  схемы из-за фиксированных значений пр мых падений напр жени  диода и переходов база -- эмиттер первого, второго и третьего транзисторов.

Целью изобретени   вл етс  обеспечение возможности-управлени  порогом переключени  и повышение помехоустойчивости известной интегральной схемы путем изменени  значений пр мого падени  напр жени  переходов база-эмиттер транзисторов.

Указанна  цель достигаетс  тем, что в интегральной схеме при формировании области р+-базы с концентрацией примеси 5х хЮ18 N 1020см 3 внедрением примеси р-типа перед формированием эмиттера осуществл етс  ее одновременное внедрение под область эмиттера по меньшей мере одного из транзисторов на глубину превышающую глубину эмиттера.

На фиг.1 изображена предлагаема  интегральна  схема; на фиг.2 - поперечный разрез активной структуры первого, второго и третьего транзисторов интегральной схемы.

Интегральна  схема содержит первый транзистор 1, база которого через первый резистор 2 соединена с шиной питани  + VCc 3, а с входом 4 схемы - через диод 5, включенный в направлении к входу 4 схемы. Коллектор транзистора 1 через второй резистор 6 соединен с шиной питани  3, а эмиттер - С базой второго .транзистора 7. Эмиттер транзистора 7 соединен с базой третьего транзистора 8, эмиттер которого соединен с общей шиной 9, Интегральна  схема выполнена на полупроводниковой подложке 10 р-типа проводимости в отделенных друг от друга изолирующими област ми 11 участках эпитаксиального сло  12 n-типа проводимости со скрытыми сло ми 13 п+-типа проводимости. В участках эпитаксиального сло  12 сформированы области 14, 15, 16 активной базы р- и пассивной базы р+-типа

проводимости и эммитера п - типа проводимости первого, второго и третьего транзисторов 1, 7 и 8, область 17 образует коллектор транзисторов 1, 7, 8, а область 18

- область р+-базы под гЛ-эмиттером, сформированную перед формированием п эмиттера одновременно с областью 15 пассивной базы р -типа, при этом концентраци  примеси р-типа в области 18 находитс  в пределах 5-Ю18 N 1020 , а глубина XJB превышает глубину эмиттера х|Э.

Известно, что порог переключени  известной интегральной схемы определ етс  так:

VT УБЭ1 + V БЭ2 + V533 - VD,

где VBSI, 2, з - пр мое падение напр жени  база - эмиттер первого, второго и третьего транзисторов;

VD - пр мое падение напр жени  диода,

т.е. практически полностью определ етс  пр мым падением напр жени  база-эмиттер транзисторов. Пр мое падение напр жени  база - эмиттер n-p-n-транзистора при прочих равных услови х пропорционально

InN (концентрации примеси в р-области п+- р-перехода). Введение области р+-типа под эмиттером приведет к увеличению концентрации NA в области перехода и, в свою очередь , к .увеличению пр мого падени 

напр жени  УБЭ транзисторов. Верхн   граница концентрации примеси 10 обусловлена снижением пробивного напр жени  перехода базы эмиттер транзисторов , а нижн   N 5 хЮ18 обусловлена

ухудшением омического контакта к пассивной р -базе транзистора, формируемого одновременно с р -областью под эмиттером. Введение р+-области под эмиттером, поми- ч мо увеличени  напр жени  /БЭ. приведет к

уменьшению омического сопротивлени  базы и дополнительно улучшит частотные свойства транзистора. Поскольку в схеме использованы транзисторы с диодом Шотт- ки, то уменьшение напр жени  /БЭ за счет

уменьшени  сопротивлени  базы несущественно в сравнении с увеличением напр жени  УБЭ за счет изменени  концентрации в базе под эмиттером, так как основна  часть тока базы протекает через диод Шоттки в

коллектор, а не через сопротивление базы. Так, в n-p-n-транзисторе интегральной схемы с концентрацией примеси в базе NB см и эмиттере N3... дополнительное легирование области базы под эмиттером

до уровн  М Б ... позволило увеличить напр жение УБЭ на значение 30 мВ при токе базы I 0,5 мА и тем самым повысить помехоустойчивость интегральной схемы к отпирающей помехе 60 мВ, что составило

А - ffjyB 1ПП « 1R °/

0 400мВ .

Техническое решение позвол ет обеспечить управление порогом переключение интегральной схемы и повысить ее помехоустойчивость .

Claims (1)

1. Формула изобретени 

   Интегральна  схема, содержаща  первый транзистор с диодом Шоттки, база которого через первый резистор соединена с шиной питани  и через диод - с входом схемы, коллектор через второй резистор соединен с шиной питани , эмиттер соединен

   с базой второго транзистора, эмиттер которого соединен с базой третьего транзистора , а эмиттер третьего транзистора соединен с общей шиной, отличающа - с   тем, что, с целью управлени  порогом переключение схемы и повышени  помехоустойчивости , в област х баз первого и вто- рого транзисторов сформирована дополнительна  область р -типа проводимости с концентрацией 5 1018 N 1020 , касающа с  области эмиттера.

   Фиг. 4