SU1741292A1 - Цифровой приемник сигналов многочастотного кода - Google Patents
Цифровой приемник сигналов многочастотного кода Download PDFInfo
- Publication number
- SU1741292A1 SU1741292A1 SU894765084A SU4765084A SU1741292A1 SU 1741292 A1 SU1741292 A1 SU 1741292A1 SU 894765084 A SU894765084 A SU 894765084A SU 4765084 A SU4765084 A SU 4765084A SU 1741292 A1 SU1741292 A1 SU 1741292A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- threshold blocks
- receiver
- elements
- Prior art date
Links
Landscapes
- Circuits Of Receivers In General (AREA)
Abstract
Использование: прием сигналов многочастотного кода 2 из 6й. Сущность изобретени :.приемник содержит блок синхронизации 1, М согласованных фильтров 2, посто нно запоминающий блок 3 И элементов ИЛИ-НЕ 4, M пороговых блоков 5 блок 6 фиксации количества срабатываний, формирователь 7 импульсов, RS-триггер 8. Повышение помехозащищенности приемника- достигаетс за счет того, что срабатывание фиксируетс только в тех двух частотных каналах, в которых уровень профильтрованного сигнала максимален. 6 ил.
Description
к тлк/тю/им
Јхеуам
cot/)aco6otfHbfx
фшнтроб Ј.
к лдресным
сходам П«стс н#ого
AflOMufiOfOitfftO
Фиг.З,
Формиро&отель 7 умлульсов
От выхода блока б фиксации количества
срабатываний
К 6jrO0ff
RS-триггера 8
ФигМ
Уиг.5
Claims (2)
- ф о р мула и з об ре тения Цифровой приемник сигналов многочастотного кода, содержащий блок синхронизации, тактовые выходы которого подключены к тактовым входам 20 согласованных фильтров, выходы которых соединены с сигнальными входами соответствующих пороговых блоков, выходы которых являются выходами приемника, входом которого являются информационные входы согласованных фильтров, к входам весовых коэффициентов которых подключены соответствующие адресные выходы постоянного запоминающего блока, адресные входы которого соединены с адресными выходами блока синхронизаций, о т лича ю щ и й с я тем, что, с целью повышения помехозащищенности приемника, введены элементы ИЛИ-HE и последовательно Соединенные блок 35 фиксации количества срабатываний, .к входам которого подключены выходы пороговых блоков, формирователь им. , .______ _______ . , . пульсов и RS-триггер, инверсный выпри необходимости возможно стробиро40 вание выходных сигналов пороговых блоков 5 непосредственно передним фронтом инверсии частоты ffl/2к, например, с помощью D-триггеров (на фиг,1 не показаны).В соответствии с приведенным выше описанием технико-экономическая эффективность предлагаемого устройства па сравнению с прототипом заключается1741292 .10 в повышении защищенности от ложных срабатываний, в частности от срабатываний на η частотах при η
- £ 2. Положительный эффект достигается тем, что срабатывание фиксируется только в тех двух частотных каналах, в которых уровень профильтрованного сигнала максимален, при этом в каждом цикле обработки формируется специальный сигнал, Запрещающий срабатывание во всех остальных частотных каналах, .ход которого подключен к первым входам элементов ИЛИ-HE, вторые входы которых соединены с выходами соответствующих пороговых блоков, при этом соответствующий тактовый· выход блока синхронизации подключен к второму установочному входу RS-триггера, а выходы элементов ИЛИ-НЕ соединены с запрещающими входами соответствую· щих пороговых блоков»
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894765084A SU1741292A1 (ru) | 1989-11-30 | 1989-11-30 | Цифровой приемник сигналов многочастотного кода |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894765084A SU1741292A1 (ru) | 1989-11-30 | 1989-11-30 | Цифровой приемник сигналов многочастотного кода |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1741292A1 true SU1741292A1 (ru) | 1992-06-15 |
Family
ID=21482592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU894765084A SU1741292A1 (ru) | 1989-11-30 | 1989-11-30 | Цифровой приемник сигналов многочастотного кода |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1741292A1 (ru) |
-
1989
- 1989-11-30 SU SU894765084A patent/SU1741292A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| брунченко А.Д. и др. Цифровые обнаружители гармонических составл ющих дл сигналов с адиптивной дельта-модул цией: - Электросв зь, Т987, N Ю, с, 18-21, * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5333191A (en) | Detection of multifrequency tone signals | |
| NL7903346A (nl) | Digitaal signaleringsstelsel. | |
| SU1741292A1 (ru) | Цифровой приемник сигналов многочастотного кода | |
| SE7909903L (sv) | Detektor for flerfrekvenssignaler | |
| SE8404850L (sv) | Vagformningsanordning | |
| US4068174A (en) | Digital carrier wave detect circuitry | |
| SU512596A1 (ru) | Демодул тор сигналов фазовой телеграфии | |
| SU1285261A1 (ru) | Сигнализатор прохождени очистного устройства по трубопроводу | |
| SU580656A1 (ru) | Устройство дл блокировани выхода телеграфного приемника при наличии помех в канале св зи | |
| SU1145492A1 (ru) | Приемник тональных сигналов | |
| SU1660202A1 (ru) | Устройство конференц-св зи с дельта-модул цией | |
| SU1040626A1 (ru) | Автокоррел ционный приемник тональных сигналов | |
| KR970011862A (ko) | 주파수 검출회로 | |
| SU1506527A1 (ru) | Уровнево-интегральный формирователь | |
| SU1370790A1 (ru) | Регенератор N-уровневого цифрового сигнала | |
| SU1001144A1 (ru) | Устройство дл приема сигналов | |
| SU1288926A1 (ru) | Устройство синхронизации | |
| SU1660217A1 (ru) | Приемник многочастотных сигналов | |
| SU1601782A1 (ru) | Устройство дл приема многочастотных сигналов | |
| SU1570031A1 (ru) | Приемник тонального вызова | |
| SU1117633A1 (ru) | Сумматор по модулю два | |
| SU857974A1 (ru) | Устройство дл декодировани двухчастотных цифровых сигналов | |
| JPS5832542B2 (ja) | 呼出し用受信機の信号検出方式 | |
| SU1732499A1 (ru) | Цифровой приемник дельта-модулированных сигналов | |
| SU1742618A1 (ru) | Магнитострикционный преобразователь линейных перемещений |