SU1601782A1 - Устройство дл приема многочастотных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи и предназначено дл  приема многочастотных сигналов, передаваемых кодом "2 из N", и их преобразовани  в сигналы управлени  коммутационным оборудованием АТС. Целью изобретени   вл етс  повышение быстродействи . Устройство содержит усилитель 1, первый 3 и второй 9 блоки задержки, первый счетчик 5, сумматор 8, элемент 10 ИЛИ, дешифратор 14, блок 15 пам ти. Цель достигаетс  введением в устройство распределител  11 импульсов, N  чеек 12 пам ти, генератора 17, синтезатора 16 частот, мультиплексора 13, второго счетчика 7, частотного компаратора 2, одновибратора 4 и элемента 6 И. 1 ил.

Description

I Изобретение относитс  к технике св зи и предназначено дл  приема многочастотных сигналов, передаваемых токами тональ- ных /частот кодом «2 из п, и их преоб- ;разовани  в сигналы управлени  коммута- Зционным оборудованием АТС. : Целью изобретени   вл етс  повышение ; быстродействи .

I На чертеже приведена структурна  {электрическа  схема устройства дл  прие- ма многочастотных сигналов. j Устройство содержит усилитель 1, частотный компаратор 2, первый блок 3 задержки , одновибратор 4, первый счетчик 5, (элемент И 6, второй счетчик 7, сумма- ;тор 8, второй блок 9 задержки, эле- мент ИЛИ 10, распределитель 11 импуль- ICOB, п  чеек 12.1...1211 пам ти, мультиплексор 13, дешифратор 14, блок 15 па- }м ти, синтезатор 16 частот, генератор 17 { Устройство дл  приема многочастотных j сигналов работает следуюш.им образом.

j Дл  получени  кода входной частоты ; входные частоты поочередно сравниваютс  в частотном компараторе 2 с р дом эталонных частот. При совпадении входной частоты с одной из эталонных частот в сумматор 8 записываетс  код, соответствующий j,aннoй эталонной частоте, а зна- - чит соответствуюш,ий и входной частоте. Таким образом, в сумматор 8 поступает код, соответствуюш,ий второй частоте, оп- i редел ющей, совместно с первой частотой, ; передаваемую цифру. В сумматоре 8 происходит суммирование кодов, и суммарный код поступает в дешифратор 14, где преобразуетс  в цифру, котора  хранитс  в блоке 15 пам ти до получени  .полного передаваемого номера. Входные сигналы принимаютс  усилителем 1, где усиливаютс  и нормируютс  по амплитуде. С выхода генератора 17 сигнал поступает на вход синтезатора 16 частот, на выходах которого образуетс  р д частот, равных по значению входным частотам, поступающим на вход устройства. Этот р д частот с п дополнительных выходов синтезатора 16 частот поступает на п входов мультиплексора 13. Кроме этого, с выхода синтезатора 16 частот на информационный вход распредет лител  11 импульсов поступает сигнал длительностью , равной 1, 5 периода нижней входной частоты из р да частот, принимаемых устройством. Под действием этих сигналов на выходах расределител  11 им-г пульсов поочередно по вл ютс  сигналы на врем , равное 1,5 периода нижней частоты , принимаемой устройством. Сигналы на выходах распределител  11 импульсов по вл ютс  в возрастаюш,ем пор дке, т. е. при поступлении первого импульса на информационный вход распределител  П импульсов , сигнал по вл етс  на первом выходе , при поступлении второго импульса -

на втором входе и т. д. Сигналы с выходов распределител  И импульсов поочередно поступают на входы разрешени  считывани   чеек 12.1...12.П пам ти, благода- р  чему ,на выходах этих  чеек поочередно по вл ютс  кодовые сигналы, соответствующие дискретному р ду частот, принимаемых устройством. При отсутствии сигнала разрешени  считывани  на входах  чеек 12.1...12.П пам ти выходы этих  чеек наход тс  в третьем (высокоомном) состо нии . При поступлении сигнала на установочный вход распределител  11 импульсов последний устанавливаетс  в исходное положение, т. ё. при поступлении оче- 5 редного входного импульса сигнал по вл етс  на первом выходе распределител  И импульсов. Кодовые сигналы .на выходах  чеек 12.1...12.П пам ти дискретно по вл ютс  в возрастающем пор дке, т. е. от значени  кодового сигнала, соответствующего нижней часто те, к значению кодового сигнала , соответствующего верхней частоте, принимаемой устройством. Кодовые сигналы с  чеек 12.1...12.П пам ти дискретно поступают на управл ющий вход мультиплек- (- сора 13. Под действием этих сигналов вы- ход мультиплексора 13 поочередно подключаетс  к каждому из входов. Таким образом , на первый вход частотного компаратора 2 с выхода мультиплексора поочередно (в возрастающем пор дке) подают- 30 с  частоты, равные по значению входным частотам, поступающим на вход устройства. При совпадении частот, поступающих соответственно на первый и второй входы частотного компаратора 2, на его выходе по вл етс  сигнал, который присутствует 35 в течение 1 - 1,5 периода нижней частоты, принимаемой устройством. Этот сигнал поступает через блок 3 задержки на вход элемента И 6, на информационный вход счетчика 7, а также запускает одновибратор 4. Врем  задержки блока 3 задержки равно времени срабатывани  одновибратора 4. Последний формирует инверсный (по отношению к выходному сигналу частотного компаратора 2) импульс, длительность которого равна 0,5 периода нижней частоты, 45 одновибратор 4 блокирует прохождение сигнала через элемент И 6. Одновибратор 4 и счетчик 7 служат дл  защиты устройства от действи  импульсных помех.

Предполагают, что импульсна  помеха приводит к по влению с 1гнала на выходе 50 частотного компаратора 2, после чего происходит запуск одновибратора 4. Импульс с выхода одновибратора 4 поступает на вход элемента И 6 и на врем , равное 0,5 периода нижней частоты, принимаемой устройством , блокирует прохождение сигнала 55 через элемент И 6. После окончани  действи  импульса с выхода од,новибратора 4 на выходе частотного компаратора 2 сигнала, вызванного одиночным импульсом.

40

уже нет, а значит нет и сигнала на выходе элемента И 6, и ложна  информаци  не поступает на выход устройства. Предполагают , что помеха состоит из нескольких импульсов, и поэтому на выходе частотного компаратора 2 сигнал по вл етс  столько раз, сколько импульсов в помехе . Счетчик 7 считает число импульсов с выхода частотного компаратора 2 и после прихода второго импульса выдает сигнал, который проходит через элемент ИЛИ 10 и поступает на установочный вход распределител  1 импульсов, устанавлива  его, а значит, и мультиплексор 13 в начальное положение, и процесс поиска входной частоты начинаетс  сначала. Таким образом , действие имлульсных помех не вызывает ложного срабатывани  устройства.

Если на вход устройства поступает рабоча  частота, то после окончани  действи  импульса с выхода одновибратора 4 на выходе частотного компаратора 2 еще присутствует сигнал, который через блок 3 задержки и элемент И 6 поступает на вход разрешени  записи сумматора 8. В последнем из соответствующей  чейки 12 пам ти записываетс  кодовый сигнал, соответствующий входной частоте. Передним (переход от «О к «) фронтом импульса с выхода одновибратора 4 производитс  установка счетчика 7 в исходное положение дл  того, чтобы он не сработал при приеме второй рабочей частоты, так как при приеме первой рабочей частоты на информационный вход счетчика 7 уже поступил один импульс с выхода частотного компаратора 2.

После фиксировани  второй частоты, аналогично описанному кодовый сигнал, соответствующий второй входной частоте, поступает в сумматор 8 из соответствующей  чейки 12 пам ти и складываетс  с кодовым сигналом, соответствующим первой входной частоте.

Счетчик 5 считает число разрешающих суммирование импульсов с выхода элемента И 6 и по приходу второго импульса с выхода элемента И 6 выдает сигнал, который через блок 9 задержки поступает на вход разрещени  считывани  сумматора 8, разреша  считывание суммарного кодового сигнала в дешифратор 4. На выходе дещифратора 14 по вл етс  сигнал, определ ющий цифру передаваемого номера, соответствующего паре

прин тых частот. 11о.пученна  цифра-номера поступает в блок Из пам ти н хранитс  там до иолуче ; ;  полного передаваемо- i O номера. В это же зрем  сьть.ал с 5 ры.хода счетчика 5 через блок 9 задержки и элемен ИЛИ 10 поступает на установочный вход распределител  1 1 импульсов , благодар  чему последний, а .значит,   мультиплексор 13 устанавливаютс  в начальное положение, и процесс повтор етс  до определени  следующей цифры передаваемого номера.

Claims (1)

1. Формула изобретени 

   5Устройство дл  приема .многочастотных

   сигналов, содержащее усилитель, вход которого  вл етс  входолт устройства дл  приема многочастотны.х сигналов, зыходо.м которого  вл етс  выход блока пам ти, первый блок задержки и первый счетчик, выход

   0 которого через второй блок задержки подключен к первому входу элемента ИЛИ и входу разреи1ени  считывани  сумматора, выход которого через дешифратор подключен к входу блока пам ти, отличающеес  тем,

   5 что, с целью повышени  быстродействи , введены распределитель импульсов, п  чеек пам ти, генератор, синтезатор частот, мультиплексор , второй счетчик и последовательно соединенные частотный компаратор, одновибратор и элемент И, выход кото ) рого подключен к информационному входу первого счетчика и входу разрешени  записи сумматора, информационный вход, которого подключен к выходам п  чеек пам ти и управл ющему входу мультиплексора , выход которого подключен к первому

   5 входу частотного компаратора, П41рой вход которого подключен к выходу усилител , а выход - через первый блок задержки к второму входу элемента И, первый вход которого, подключен ; установочному входу второго счетчика, и |формациоиный вход и выход которого подключены соответственно к Еходу одноз гбратора и второму входу элемента И,ПИ. пы-ход которого подключен к ycTaHOROMi iOMv входу распределител  импульсов, п выходов которого под- g ключены соответственно к входам п  чеек пам ти, а информационный вход - к первому выходу синтезатора частот, п дополнительных выходов которого подключены соответственно к п входам мультиплексора, а вход - к выходу генератора.

   0