SU1739502A1

SU1739502A1 - Устройство синхронизации многоканальной системы радиосв зи

Info

Publication number: SU1739502A1
Application number: SU904781289A
Authority: SU
Inventors: Ярослав Степанович Язловецкий; Борис Павлович Новиков; Валерий Аркадьевич Чердынцев
Original assignee: Научно-исследовательский институт средств автоматизации
Priority date: 1990-01-09
Filing date: 1990-01-09
Publication date: 1992-06-07

Abstract

Изобретение относитс к радиосв зи и может быть использовано в многоканальных синхронно-адресных системах св зи с временным разделением каналов, когда интервалы следовани синхросигнала соизмеримы с временными задержками распространени . Цель изобретени - повышение точности синхронизации в случае, когда интервалы следовани синхросигнала соизмеримы с временными задержками распространени . Устройство синхронизации многоканальной системы радиосв зи содержит согласованный фильтр 1, блок 2 тактовой синхронизации, блок 3 фазировани , блок 4 компенсации и временной задержки , измеритель 5 временной задержки, блок 6 выбора минимальной временной задержки , блок 7 канальной синхронизации, приемный распределитель 8, коммутатор 9, передающий распределитель 10 и генератор 11 сетки частот. Поставленна цель достигаетс за счет компенсации задержек распространени при приеме каждого синхросигнала , выборе начальной фазы передающего распределител при перерегулировании системы в соответствии с минимальной задержкой принимаемых сигналов. 1 п. ф-лы, 6 ил. (Л С

Description

vj со ю ел о ю

Фиг.1

Изобретение относитс к радиосв зи и может быть использовано в многоканальных синхронно-адресных системах св зи с временным разделением каналов, когда интервалы следовани синхросигналов соизмеримы с временными задержками распространени .

Известно устройство канальной синхронизации , содержащее последовательно соединенные согласованный фильтр, блок канальной синхронизации, блок переключени , делитель и распределитель, выход блока канальной синхронизации соединен с вторым входом блока переключени .

Такое устройство не обеспечивает достаточной точности синхронизации в случае увеличени дальности св зи между работающими станци ми. Это происходит из-за увеличени разности задержек между принимаемыми синхросигналами на входе блока канальной синхронизации.

Известны устройства синхронизации радиодоступной многоадресной системы радиосв зи, работающие по способу взаимной синхронизации, содержащие последовательно соединенные согласованный фильтр, блок фазировани , блок канальной синхронизации, делитель, коммутатор, распределитель и блок тактовой синхронизации , а также генератор сетки частот, выходы которого подключены соответственно к входу согласованного фильтра и вторым входам блоков тактовой и канальной синхронизации и распределител , второй выход которого соединен с вторым входом блока фазировани , выход которого подключен к третьему входу распределител , первый и третий выходы которого вл ютс выходами устройства, вход устройства соединен с вторым входом согласованного фильтра и третьим входом блока тактовой синхронизации, выход которого подключен к третьему входу согласованного фильтра, второй вход коммутатора вл етс входом устройства.

Эти устройства уменьшают врем первоначального вхождени в синхронизм только при значительно малой дальности св зи, когда задержки распространени синхросигналов соизмеримы с тактовыми интервалами передаваемой информации и значительно меньше длительности временного канала.

При увеличении предельной дальности св зи между станци ми точность синхоони- .зации между распределител ми и блоками ка- нальной синхронизации устройств снижаетс . Это объ сн етс тем, что вследствие большой неопределенности значений фаз принимаемых синхросигналов на входе

блока канальной синхронизации по вл ютс значительные ошибки рассинх- ронизации, соизмеримые с задержками распространени .

Наиболее близким по технической сути к предлагаемому изобретению вл етс устройство синхронизации многоканальной системы радиосв зи, содержащее последовательно соединенные согласованный

фильтр и блок фазировани , первый выход которого соединен с управл ющими входами блока канальной синхронизации, приемного распределител и передающего распределител , один из выходов которого

соединен с управл ющим входом блока тактовой синхронизации, выход которого соединен с соответствующим входом согласованного фильтра, сигнальный вход которого соединен с входом блока тактовой

синхронизации, последовательно соединенные измеритель временной задержки и блок выбора минимальной временной задержки , к управл ющему входу которого и управл ющему входу измерител временной задержки подключен второй выход блока фазировани , к управл ющему входу которого и второму управл ющему входу измерител временной задержки подключен соответствующий выход передающего распределител , а также генератор сетки части г, выходы которого подключены соответственно к управл ющим входам блока тактовой синхронизации, измерител временной задержки , блока канальной синхронизации,

приемного и передающего распределителей .

Такие устройства примен ютс дл систем , у которых задержки распространени синхросигналов значительно больше тактового интервала передачи информации и значительно меньше длительности временного канала. Устройство компенсирует задержки распространени при формировании фазы передающего распределител на среднюю

задержку распространени гср . При этом прием синхросигналов производитс с учетом скомпенсированной задержки. Однако разность задержек между принимаемыми синхросигналами на входе устройств может

достичь половины средней задержки, т.е.

-тҐ-, поэтому с увеличением дальности св зи точность таких устройств снижаетс .

Цель изобретени - повышение точно- сти синхронизации в случае, когда интервалы следовани синхросигнала соизмеримы с временными задержками распространени .

Дл достижени указанной цели в устройство синхронизации многоканальной

системы радиосв зи, содержащее последовательно соединенные согласованный фильтр и блок фазировани , первый выход которого соединен с управл ющими входами блока канальной синхронизации, приемного распределител и передающего распределител , один из выходов которого соединен с управл ющим входом блока тактовой синхронизации, выход которого соединен с соответствующим входом согласованного фильтра, сигнальный вход которого соединен с входом блока тактовой синхронизации, последовательно соединенные измеритель временной задержки и блок выбора минимальной временной задержки , к управл ющему входу которого и управл ющему входу измерител временной задержки подключен второй выход блока фазировани , к управл ющему входу которого и второму управл ющему входу измерител временной задержки подключен соответствующий выход передающего распределител , а также генератор сетки частот , выходы которого подключены соответственно к управл ющим входам блока тактовой синхронизации, измерител временной задержки, блока канальной синхронизации , приемного и передающего распределителей , введен мзхду выходами блока канальной синхронизации и установочным входом передающего распределител коммутатор, управл ющий вход которого соединен с выхсдсм блока выбора минимальной временной задержки, а между выходом согласованного фильтра м входом блока канальной синхронизации введен блок компенсации временной задержки , другие выходы которого соединены с соответствующими входами измерител временной задержки, дополнительный выход которого соединен с соответствующим входом блока компенсации временной задержки , управл ющий вход которого и управл ющий вход блока выбора минимальной временной задержки соединен с вторым управл ющим входом измерител временной задержки, сигнальный вход которого и сигнальный вход приемного распределител соединены с выходом согласованного фильтра , причем управл ющие входы согласованного фильтра и блока компенсации временной задержки соединены с соответствующими входами генератора сетки частот , второй управл ющий вход приемного распределител подключен к управл ющему блоку тактовой синхронизации, выход которого соединен с соответствующим входом приемного распределител , управл ющий вход коммутатора вл етс входом управл ющего сигнала устройства.

На фиг. 1 изображена структурна схема устройства синхронизации многоканальной системы радиосв зи; на фиг.2 - временные диаграммы работы устройства; на фиг.З функциональна схема блока компенсации временной задержки; на фиг.4 - функциональна схема измерител временной задержки; на фиг.5 - функциональна схема блока выбора минимальной временной за0 держки; на фиг.6-электрическа схема коммутатора .

Устройство содержит согласованный фильтр 1, блок 2 тактовой синхронизации, блок 3 фазировани , блок 4 компенсации

5 временной задержки, измеритель 5 временной задержки, блок 6 выбора минимальной временной задержки, блок 7жанальной синхронизации , приемный распределитель 8, коммутатор 9, передающий распределитель

0 10 и генератор 11 сетки частот.

На временных диаграммах (фиг.2) канальный синхросигнал обозначен КС, интервал времени синхросигнала, канала, цикла, анализа, компенсации и подинтерва5 ла соответственно Тс, Тк, Тц, Та, ТКом и ТПа. На эпюрах а и б показаны сигналы на входе и выходе согласованного фильтра 1, на эпюре в - интервалы анализа Та в соответствующих временных каналах, на эпюре г 0 импульсы синхронизации на выходе блока 4 компенсации временной задержки, на эпюре д - интервалы компенсации ТКом в соответствующих временных каналах, на эпюре ж - опорный сигнал блока 7 канальной син5 хронизации.

Блок 4 компенсации временной задержки (фиг.З) содержит формирователь 12 фронта, формирователь 13 среза, формирователь 14 интервала анализа и синхрониза0 ции, блок 15 управлени регистром сдвига 16 и элемент И 17.

Блок 5 измерител временной задержки (фиг.4) состоит из элемента И 18, распределител 19 временных подинтервалов и нако5 пителей20-1 -20-п.

Блок 6 выбора минимальной временной задержки (фиг.5) содержит делитель 21, узел 22 выбора минимальной временной задержки и элемент ИЛИ 23.

0 Коммутатор 9 (фиг.б) состоит из элемента НЕ 24 и элемента 2И-ИЛИ 25.

Устройство работает следующим образом .

По синхросигналам, поступающим из

5 канала св зи (фиг.2а), обеспечиваетс формирование импульсов разметки времен ч каналов в каждом устройстве. При этом изводитс выделение импульсов сикхе зации с помощью фильтра 1 (фи- который через блок 6 осуществл ет ле,;начальное грубое фазирование канальной синхронизации путем установлени передающего распределител 10, блока 7 канальной синхронизации и приемного распределител 8 в соответствующее состо ние.

В зависимости от режимов приема и передачи станции синхронизации передающего распределител 10 производитс по- разному. Если станци работает только на прием, то начальна фаза распределител 10 устанавливаетс по минимальной величине задержек принимаемых синхросигналов . Это производитс путем выделени импульсов синхронизации принимаемых синхросигналов, измерени их задержек относительно предыдущих синхросигналов и установки передающего распределител 10 в фазу по минимально задержанному синхросигналу . При этом используетс согласованный фильтр 1, измеритель 5 временной задержки, блок 6 выбора минимальной временной задержки и коммутатор 9. Дл этого интервал анализа Та разбиваетс на подин- тервалы Тпа (фиг.2в).

Така разметка формируетс с помощью выходных бланкирующих импульсов распределител 19 временных подинтерва- лов блока 5. В каждом подинтервале производитс наблюдение за по влением импульса синхронизации. .Если импульс синхронизации периодически по вл етс а i-м подинтервале, то на выходе i-ro накопител 20-i блока 5 формируетс импульс, который поступает на вход узла 22 блока 6, Узел 22 производит сравнение задержки приход щего импульса от блока 6 с минимальным значением задержки, определенным в предыдущих временных каналах. Сравнение осуществл етс в течение интервала решени Тр тТц (где т 1,2...). В начале интервала Тр импульс начальной установки от блока 3 обнул ет делитель 21 и RS-триггеры узла 22. Затем первый импульс синхронизации, поступающий от измерител 6, опрокидывает соответствующий RS- триггер в единичное состо ние. При этом RS-триггер блокирует входы тех элементов И узла 22, по которым могут по витьс импульсы с большей задержкой. Если импульс синхронизации имеет меньшую задержку, чем предыдущий, то опрокидываетс другой RS-триггер узла 22 и т.д. В каждом случае на выходе элемента ИЛИ 23 формируетс импульс , который через коммутатор 9 поступает на установочный вход распределител 10. В результате последний устанавливаетс в фазу по минимально задержанному импульсу синхронизации.

Разметка временных каналов при приеме информации производитс с помощью

приемного распределител 8 на основе слежени за импульсами синхронизации каждого временного канала.

В случае переключени устройства в режим передачи фаза распределител 10 остаетс такой, котора была установлена по последнему приход щему импульсу синхронизации от блока 6. Коммутатор 9 подключает к установочному входу распределител

10 выход блока 7 канальной синхронизации. Дальнейшее формирование фазы распределител 10 осуществл етс с учетом выходного сигнала блока 7, в котором исключаетс вли ние задержек распространени синхросигналов в системе. Операци исключени задержек производитс с помощью блока 4 компенсации временной задержки на основе запоминани временного положени импульса синхронизации (фиг.2б) в интервале Та и

считывани временного положени его динамической составл ющей в интервале ТКОм (фиг.2г, д). Выбор длительности интервалов Тком и Тпа осуществл етс исход из максимальной частотной нестабильности задающих генераторов Af/f и предельной скорости движени станций в пространстве vrp за врем циклового интервала Тц, т.е.

30

Тпа - Тком - 2(

+)Тц,

где С - скорость распространени электро магнитный волн в пространстве.

Запись временного положени импульса синхронизации производитс в регистр 16 сдвига в соответствующий, например i-й, подинтервал Тпа. В последующие подин- тервалы Тпа, т.е. (i+1)m, в регистр 16 ничего не записываетс . Такой режим

задаетс блоком 15, который формирует импульсы записи до (i+1)-ro подинтервала.

Блок 15 вырабатывает также импульс, определ ющий интервал компенсации Тком, который поступает на вход элемента И 17.

Так как последовательности импульсов записи и считывани вырабатываютс с одинаковой частотой повторени , а интервалы Тпа и Тком равны, то в интервале Тком по вл етс импульс синхронизации, временное

положение которого такое же, как было в 1-м подинтервале ТПа. В результате рассматриваемый процесс задержек импульсов на выходе элемента И 17 блока 4 ограничиваетс интервалом Тком, что приводит к компенсации задержек относительно входных импульсов синхронизации блока 4.

Сгруппированные импульсы синхронизации в интервале Тком с выхода элемента И 17 поступают на вход блока 7, где производитс слежение за изменением фазы импульсов синхронизации. Выходной сигнал блока 7 через коммутатор 9 поступает на установочный вход передающего распределител 13, что позвол ет формировать фазу выходных сигналов с дисперсией, меньшей,

чем интервал Псом.

Технико-экономическа эффективность предлагаемого устройства заключаетс в компенсации задержек распространени при приеме каждого синхросигнала, выборе начальной фазы передающего распределител при перерегулировании системы в соответствии минимальной задержкой принимаемых синхросигналов.

Claims

Формула изобретени Устройство синхронизации многоканальной системы радиосв зи, содержащее последовательно соединенные согласованный фильтр и блок фазировани , первый выход которого соединен с управл ющими входами блока канальной синхронизации, приемного распределител и передающего распределител , один из выходов которого соединен с первым управл ющим входом блока тактовой синхронизации, выход которого соединен с соответствующим входом согласованного фильтра, сигнальный вход которого соединен с входом блока тактовой синхронизации , последовательно соединенные измеритель временной задержки и блок выбора минимальной временной задержки, к первому управл ющему входу которого и к первому управл ющему входу измерител временной задержки подключен второй выход блока фазировани , к управл ющему входу которого и к второму управл ющему входу измерител временной задержки подключен соответствующий выход передающего распределител , а также генератора сетки частот , выходы которого подключены

НС

Ј

соответственно к управл ющим входам блока тактовой синхронизации, измерител временной задержки, блока канальной синхронизации , приемного и передающего распределителей ,отличающеес тем,что, с целью повышени точности синхронизации в случае, когда интервалы следовани синхросигнала соизмеримы с временными задержками распространени синхросигна0 ла, введен между выходом блока канальной синхронизации и установочным входом передающего распределител коммутатор, управл ющий вход которого соединен с выходом блока выбора минимальной вре5 менной задержки, а между выходом согласованного фильтра и входом блока канальной синхронизации введен блок компенсации временной задержки, другие выходы которого соединены с соответствующими входами

0 измерител временной задержки, дополнительный выход которого соединен с соответствующим входом блока компенсации временной задержки, управл ющий вход которого и второй управл ющий вход блока

5 выбора минимальной временной задержки соединены с вторым управл ющим входом измерител временной задержки, сигнальный вход которого и сигнальный вход приемного распределител соединены с

0 выходом согласованного фильтра, причем управл ющие входы согласованного фильтра и блока компенсации временной задержки соединены с соответствующими входами генератора сетки частот, второй управл ю5 щий вход приемного распределител подключен к второму управл ющему входу блока тактовой синхронизации, выход которого соединен с соответствующим входом приемного распределител , а второй управ0 л ющий вход коммутатора вл етс входом управл ющего сигнала устройства.

к с

ГО

a QS

.I.U L-.y,Ј/; 1

Ичо,| . гтоЧгтпа i ч , о i 2- „ /t

ov On. 6Ii i

I ,

tr-,

I -- Jt.

о i 2- ;

I , . TO

tr-,,

I -- Jt. t- - Фаг . 6