SU1734094A1 - Device for convolution to the optional modulus - Google Patents
Device for convolution to the optional modulus Download PDFInfo
- Publication number
- SU1734094A1 SU1734094A1 SU904793422A SU4793422A SU1734094A1 SU 1734094 A1 SU1734094 A1 SU 1734094A1 SU 904793422 A SU904793422 A SU 904793422A SU 4793422 A SU4793422 A SU 4793422A SU 1734094 A1 SU1734094 A1 SU 1734094A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- register
- group
- information input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении диагностируемых систем. Цель изобретени - сокращение аппаратурных затрат устройства. При подаче сигнала запуска на вход 13 устройства на регистр 2 через коммутатор 1 переписываетс контролируемое число с информационного входа 21 устройства , а на регистр 3 - модуль контрол со входа 22 устройства. Блоки сравнени группы 4 сравнивают содержимое регистра 2 (выход 14) с содержимым регистра 3 (выход 15), умноженным на 2, где 1 j k (k - число блоков в группе 4). В блоках вычитаThe invention relates to computing and can be used in the construction of diagnosable systems. The purpose of the invention is to reduce the hardware cost of the device. When a trigger signal is applied to the input 13 of the device, the controlled number is rewritten from the information input 21 of the device to the register 2 via the switch 1, and the monitoring module from the input 22 of the device to the register 3. Comparison units of group 4 compare the contents of register 2 (output 14) with the contents of register 3 (output 15) multiplied by 2, where 1 j k (k is the number of blocks in group 4). Subtract in blocks
Description
XIXi
CJCJ
|Ј| Ј
ЧЭChE
ьи группы 6 происходит вычисление разноси и между содержимым регистра 2 и содержимым регистра 3, умноженным на 2J. Выходы 18 блоков 6 вычитани поступают на входы мультиплексора 7, который управл етс выходом 17 дешифратора 12, пропускающим на выход 19 мультиплексора 7 наименьшую разность между содержимым регистров 2 и 3. Эта наименьша разность через коммутатор 1 записываетс снова в регистр.In group 6, the spacing is calculated between the contents of register 2 and the contents of register 3 multiplied by 2J. The outputs 18 of the subtraction unit 6 are fed to the inputs of a multiplexer 7, which is controlled by the output 17 of the decoder 12, passing the minimum difference between the contents of registers 2 and 3 to the output 19 of multiplexer 7. This smallest difference through the switch 1 is written back to the register.
Изобретение относитс к вычислительной технике и может быть использовано при поиi роении диагностируемых систем.The invention relates to computing and can be used in the play of diagnosable systems.
Цепь изобретени - сокращение аппаратурных затрат устройства.The circuit of the invention is to reduce the hardware cost of the device.
На фиг. 1 приведена функциональна схема устройства; на фиг, 2. 3 - примеры реализации мультиплексоре) и дешифратора .FIG. 1 shows a functional diagram of the device; Fig, 2. 3 - examples of the implementation of a multiplexer) and a decoder.
Устройство (фиг. 1) содержит коммута- 1, регистры 2 и 3, группу блоков 4 сравнени , блок 5 сравнени , группу блоков б вычитани , мультиплексор 7, группу элементов И 8, элемент НЕ 9, элемент И 10, генератор 11 тактовых импульсов, дешиф- ратор 12, вход 13 запуска устройства, выходы 14, 15 первого и второго регистров 2 и 3 соответственно, выходы 16 блоков 4 сравнени группы, выход 17 дешифратора 12, выходы 18 блоков б вычитани группы, выход (9 мультиплексора 7, информационный выход 20 устройства, информационный вход 21 устройства, вход 22 задани модул контрол устройства, элемент ИЛИ 23,The device (Fig. 1) contains a switch-1, registers 2 and 3, a group of comparison blocks 4, a comparison block 5, a group of subtraction blocks b, a multiplexer 7, a group of And 8 elements, a HE 9 element, an And 10 element, a clock pulse generator 11 decoder 12, device start input 13, outputs 14, 15 of the first and second registers 2 and 3, respectively, outputs 16 of the group comparison units 4, output 17 of the decoder 12, outputs 18 of the group B subtraction blocks, output (9 multiplexer 7, information device output 20, device information input 21, device control module input 22 Islands, an OR gate 23,
Мультиплексор 1 (фиг. 2) содержит ком- мутаторы 24.Multiplexer 1 (FIG. 2) contains switches 24.
Дешифратор 12 (фиг, 3) содержит группу элементов И 25, шифратор 26, входы 27 шифратора 26, группу 28 элементов НЕ.The decoder 12 (Fig, 3) contains a group of elements And 25, the encoder 26, the inputs 27 of the encoder 26, the group 28 elements NOT.
Устройство работает следующим обра- The device works as follows.
3QM,3QM,
В исходном состо нии регистры 2, 3 либо обнулены (цепи сброса не показаны), либо содержит данные от предыдущего вычислени остатка (на регистре 2 - двоичный код остатка, на регистре 3-двоичный код модул ) В первом случае с выхода Меньше блока 5 сравнени снимаетс нулевой сигнал и элементы И 8 группы закрыты, а единичный сигнал с выхода элемента НЕ 9 разрешает тактовому сигналу с генератора 11 пройти через элемент И 10 и элемент ИЛИ 23 на вход записи регистра 2, что не оказывает вли ни на работу устройства. Во втором случае с выхода блока 5 сравнени снимает- с единичный сигнал, открывающий элеПроцесс продолжаетс , пока содержимое регистра 2 не станет меньше содержимого регистра. В этом случае сигнал с выхода блока 5 сравнени разрешит прохождение кода с выхода 14 регистра 2 через элементы И группы 8 на информационный выход 20 устройства. Организаци цикла вычислений остатка обеспечиваетс элементом НЕ 9, элементом И 10, генератором 11 тактовых импульсов и элементом ИЛИ 23.1 табл., 3 ил.In the initial state, the registers 2, 3 are either zeroed (the reset chains are not shown), or contain data from the previous residual calculation (on register 2 is the binary code of the remainder, on the register is the 3-binary code of the module) In the first case, from the output of Less than 5 comparison block the zero signal is removed and the elements AND 8 of the group are closed, and a single signal from the output of the element NOT 9 allows the clock signal from the generator 11 to pass through the element 10 and the element OR 23 to the input of the register 2, which does not affect the operation of the device. In the second case, from the output of block 5, the comparison is removed from the single signal, the opening eletprocess continues until the contents of register 2 become less than the contents of the register. In this case, the signal from the output of the comparison unit 5 will allow the passage of the code from the output 14 of register 2 through the elements AND of group 8 to the information output 20 of the device. The organization of the computation cycle of the remainder is provided by the element NOT 9, the element AND 10, the generator of 11 clock pulses and the element OR 23.1 of the table., 3 Il.
менты И 8 группы и пропускающий результат вычислени с выхода регистра 2 на информационный выход 20 устройства. Нулевой сигнал с выхода элемента НЕ 9 в это врем закрывает элемент И 10.Copies AND 8 groups and skipping calculation result from register output 2 to information output 20 of the device. The zero signal from the output of the element NOT 9 at this time closes the element And 10.
Работа устройства подготавливаетс установкой на входе 21 устройства двоичного кода контролируемого числа, а на входе 22 устройства - кода модул контрол С подачей сигнала запуска на вход 13 устройства коммутатор 1 на короткое врем , определ емое длительностью импульса запуска, устанавливаетс в состо ние, подключающее содержимое входа 21 устройства к выходу коммутатора 1. Одновременно формируетс единичный сигнал на входах записи регистров 2 и 3 и на этих регистрах оказываютс записанными кожролируемое число и модуль контрол соответственно. Эти коды поступают на соответствующие информационные входы блоков 4 сравнени группы и блока 5 сравнени . На выходах Меньше этих блоков единичный сигнал формируетс в случае , когда двоичное число на выходе 14 меньше соответствующим образом подключенного к блоку двоичного числа с выхода 15 (если прин ть контролируемое число за К, а модуль контрол - за М, то в блоке сравнени 4j группы производитс сравнение чисел К и Mx2J, где 1 j k, где k-число блоков сравнени в группе 4),The operation of the device is prepared by setting the binary code of the monitored number at the input 21 of the device and the control module code at the device input 22 With the trigger signal applied to the device input 13, the switch 1 is set for the short time determined by the duration of the start pulse to 21 devices to the output of the switch 1. At the same time, a single signal is generated at the recording inputs of registers 2 and 3, and the number of the controlled number and the monitoring module are written on these registers venno. These codes are sent to the corresponding information inputs of the group 4 comparison units and the comparison unit 5. At the outputs Smaller than these blocks, a single signal is generated when the binary number at output 14 is less than the binary number from output 15 properly connected to the block (if you take the controlled number for K, and the control module for M, then in comparison block 4j the numbers K and Mx2J are compared, where 1 jk, where k is the number of comparison blocks in group 4),
При разр дности контролируемого числа , равной п, разр дности модул контрол , равной т, получаетс , что k п - т.When the size of the controlled number equal to n, the size of the control module equal to m, it turns out that k n - m.
Сигналы с выходов блоков 4 сравнени поступают на дешифратор 12, имеющий следующую таблицу истинности дл случа k 5.The signals from the outputs of the comparison units 4 are fed to the decoder 12, which has the following truth table for case k 5.
Выход 17 дешифратора 12 поступает на управл ющий вход мультиплексора 7.The output 17 of the decoder 12 is fed to the control input of the multiplexer 7.
На блоках 6 вычитани определ ютс двоичные значени разностей. Дл j-ro блока 6 определ етс разностьOn subtraction blocks 6, binary values of the differences are determined. For j-ro block 6, the difference is determined
К-Мх2н.K-Mh2n.
Сигналы с выходов блоков 6 поступают на информационные входы 18 мультиплексора 7. Код на управл ющем входе мультиплексора 7 пропускает на его выход наименьшую разность при К Мх2 либо нулевой сигнал при К М.The signals from the outputs of blocks 6 are fed to the information inputs 18 of the multiplexer 7. The code at the control input of the multiplexer 7 passes the smallest difference at K Mx2 to its output or a zero signal at K M.
По первому тактовому импульсу в регистр 2 через коммутатор 1 записываетс перва минимальна разность. Далее процесс продолжаетс до тех пор, пока с выхода Меньше блока 5 сравнени не поступит нулевой сигнал, говор щий, что число на регистре 2 меньше числа на регистре 3 (кода модул контрол ). При этом на выход 20 устройства передаетс через элементы И группы 8 остаток по модулю. При этом нулевой сигнал с выхода элемента НЕ 9 запрещает прохождение сигналов генератора 11 через элемент И 10 на вход записи регистра 2 и работа устройства заканчиваетс .On the first clock pulse, the first minimum difference is recorded in register 2 via switch 1. The process then continues until a zero signal is received from the output Less than block 5 of the comparison, indicating that the number on register 2 is less than the number on register 3 (the code of the control module). In this case, the remainder of the module is transmitted to the output 20 of the device through the elements AND of group 8. In this case, the zero signal from the output of the element NOT 9 prohibits the passage of the signals of the generator 11 through the element 10 to the input of the register 2 and the operation of the device ends.
Новый цикл работ о1 устройства начинаетс подачей новых кодов на входы 21 и 22 устройства и сигнала запуска на вход 13 устройства.A new cycle of works for the device O1 begins by applying new codes to the inputs 21 and 22 of the device and a trigger signal to the input 13 of the device.
Если при запуске устройства сразу выполн етс условие К М, то содержимое регистра 2 с помощью блока 5 сравнени сразу же предаетс на выход 20 устройства.If the condition K M is fulfilled when the device is started up, the contents of register 2 with the help of comparison block 5 are immediately transmitted to the output 20 of the device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904793422A SU1734094A1 (en) | 1990-02-19 | 1990-02-19 | Device for convolution to the optional modulus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904793422A SU1734094A1 (en) | 1990-02-19 | 1990-02-19 | Device for convolution to the optional modulus |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1734094A1 true SU1734094A1 (en) | 1992-05-15 |
Family
ID=21497249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904793422A SU1734094A1 (en) | 1990-02-19 | 1990-02-19 | Device for convolution to the optional modulus |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1734094A1 (en) |
-
1990
- 1990-02-19 SU SU904793422A patent/SU1734094A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1401463,кл. G 06 F11/08, 1986. Авторское свидетельство СССР № 1509903, кл. G 06 F 11/08, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1734094A1 (en) | Device for convolution to the optional modulus | |
SU503359A1 (en) | Time Interval to Digital Code | |
SU1622857A1 (en) | Device for checking electronic circuits | |
SU590732A1 (en) | Parallel binary-decimal squaring device | |
SU1649547A1 (en) | Signatures analyzer | |
SU1751748A1 (en) | Complex number multiplying device | |
SU907547A1 (en) | Pseudo-random number generator | |
SU1480127A1 (en) | Analog-to-digital converter | |
SU1471193A1 (en) | Optimal fibonacci p-code checker | |
SU494745A1 (en) | Device for the synthesis of multi-cycle scheme | |
SU824120A1 (en) | Method of measuring single time intervals | |
SU1531086A1 (en) | Arithmetic-logic device | |
SU1693599A1 (en) | Device for measuring modulus of complex number | |
SU903221A1 (en) | Numbering device operation control apparatus | |
SU1725394A1 (en) | Counting device | |
SU622082A1 (en) | Programme arrangement | |
SU1429136A1 (en) | Logarithmic a-d converter | |
SU922706A2 (en) | Timer | |
SU1376083A1 (en) | Random event flow generator | |
SU830359A1 (en) | Distributor | |
SU1683012A1 (en) | Device for modulo adding and subtracting numbers | |
SU1661827A1 (en) | Speech sounds recognition device | |
SU575645A2 (en) | Device for comparing numbers following one by one | |
SU697996A1 (en) | Reversible counter monitoring device | |
SU1686447A1 (en) | Keyboard monitor |