SU1725150A1 - Устройство дл измерени девиации и средней частоты сигналов с линейной частотной модул цией - Google Patents

Abstract

Изобретение может быть использовано дл  определени  параметров сигналов с линейной частотной модул цией. Устройство содержит линии 1, 20, 32 задержки, блок 2 делени , детекторы 3, 7, 1.5, фильтры 4, 8,16 нижних частот, фазовращатели 5,13, сумматоры 6, 14, 21, 36, аналого-цифровые преобразователи 9, 17, функциональные преобразователи 10,18, перемножители 11, 19, 24, 26, 30, 37, блоки 12, 25, 27. 35 вычитани , таймер 22, линию.20 задержки, накапливающий сумматор 28, делитель 29, регистры 31, 33, 34. 1 ил.

Description

h-Ч Ё

2.ео,( + ь«11 + ьт)ч...;в

2cos(№TJ+b«T2 + bjl)4....M

Дальнейша  обработка сигналов производитс  в цифровом виде. Дл  перехода к цифровой обработке производитс  преобразование амплитуд этих сигналов в параллельный двоичный код в АЦП 9 и 17, открываемых по импульсам способа, снимаемым с сумматора 21, что обеспечивает выдачу кодов амплитуды в определеные моменты времени. Число опросных импульсов выбираетс  равным двум, и расположе- ны они симметрично относительно середины интервала между тактовыми импульсами Тп. Счита , что средн   частота ЛЧМ-сигнала приходитс  на середину этого интервала, обеспечение симметрии позвол ет в дальнейшем измерить среднюю частоту ЛЧМ-сигнала. Упом нута  симметри  обеспечиваетс  совокупностью линии 20 задержки и сумматора 21, который производит сложение задержанного и незадержанного тактового импульса Утакт. Врем  задержки выбираетс  равным 2(Ti + 12), а поскольку сам исследуемый процесс задерживаетс  на линии 1 задержки на врем  Ti + Та, то задержанный на 2(Ti + Та) тактовый импульс обеспечивает первый опросный импульс, который по вл етс  через врем , равное Тч + Та от момента подачи задержанного входного процесса, а незадержанный тактовый импульс (за исключением самого первого тактового импульса от момента включени ) обеспечивает второй опросный импульс, который по вл етс  раньше на врем  Ti + Та до окончани  задержанного входного процесса. Выборки процессов в виде параллельного двоичного кода поступают на функциональные преобразователи 10 и 18 вида у 2arccos X, при этом выражени  (3) и (4) имеют вид

WoT-i

2 ftfeTa

btiTv, . , .

-f- -- 3fCCQS 3j QJ

+ btrT2 + bTtaarcco8Ci (6)

2 2 4 Дл  вывода алгоритмов измерени  девиации частоты Дй и средней частоты (О0 записывают выражени  (5) и (6) относительно частоты (Оо :

, - о arccos a . f , bji,-.v

(Оо - 2 ti (7)

0 arccos с . , ЬТа.(ff.

ftb - 2 г1 + (°)

В силу равенства правых частей получают тождество

2 arccos a b Ti 2 arccos с „ЬТа

Ti2Та2

из которого следует выражение дл  Ь: b (Та - Ti) 0 arccosc 9 arccos a 2 Та 2 Ti

Ь :

arccos с -

Ti(T2-Ti)

Ta(Ta-Ti)

arccos a.(9)

в соответствии с (9) дальнейша  обработка заключаетс  в умножении сигналов первого и второго каналов на посто нную

4 величину т /т - т перемножителем

4

11 и посто нную величину -.- /jч перемножителем 19 соответственно с последующим вычитанием на блоке 12 результата умножени  сигнала второго канала из первого .

0

Дл  измерени  средней частоты йЬЛЧМ-сигнала согласно алгоритма (7) производитс  следующа  последовательность операций. Измеренна  пара значений вели- 5 чины b в пределах каждого интервала между тактовыми импульсами поступает на два перемножител  24 и 26, причем на перемножителе 24 величина b умножаетс  на

0 посто нное число -х- , а на перемножителе

26 - на текущее врем , отсчитываемое с помощью таймера 22 от тактового импульса. Отсчет текущего времени производитс  с таймера 22 по импульсам опроса, снимаемым с выхода сумматора 21. Сброс таймера 22 производитс  по импульсу, снимаемому с линии 32 задержки. Лини  32 осуществл ет задержку тактового импульса на врем  Тл.з. тгп. Затем сигнал с выхода перемножител  24 вычитаетс  на блоке25 из сигнала arccos а, снимаемого с функционального преобразовател  10 после умножени  его перемножителем 30 на посто нное число о 5 у- . Из полученной разности с блока 25 на

блоке 27 образуетс  еще одна разность с сигналом перемножени  величины b на текущее врем  t, полученным в перемножитеQ ле 26. В результате накоплени  с блока 27 разностей по двум выборкам (в накапливающем сумматоре 28) и делени  их пополам (в делителе 29 на два) получаетс  измеренное значение средней частоты % . Сброс

п накапливающего сумматора 28 осуществл етс  по импульсу с линии 32 задержки.

Измер емое значение Асо получаетс  на выходе перемножител  37 путем умножени  величины b на период повторени  тактовых импульсов Тп. Код b поступает на

перемножитель 37 через регистр 31. Съем- кода b с регистра 31 осуществл етс  по сигналу с линии 32 задержки. Величина Тп получаетс  на выходе блока 35 как разность показаний таймера 22 At 12 - ti, где t2 и ti - временные показани  таймера 22, приход щиес  на второй и первый опросные импульсы соответственно. Поскольку разность At отличаетс  от Тп на 2(Т2 - Ti), то в сумматоре 36 вводитс  соответствующа  поправка . Дл  временного совмещени  кодов, приход щих на блок 35 вычитани  в моменты времени ti и t2, используютс  блок 23 линий задержки и регистр 33 по одному входу и регистр 34 по другому входу блока 35. Съем кодов с регистров 33 и 34 осуществл етс  по тому же импульсу, что и с регистра 31. Задержки кодовых импульсов в блоке 23 выбираютс  из услови  Тл.3.2 Тп.з.1.

Таким образом, предлагаемое устройство по сравнению с известным не требует осуществлени  ручных операций по установке и отсчету значений частоты, а выдает результаты измерений параметров ЛЧМ- сигналов на своих выходах в виде цифровых кодов.

Claims (1)

1. Формула изобретени  Устройство дл  измерени  девиации и средней частоты сигналов с линейной частотной модул цией, содержащее первые фазовращатель, сумматор и фильтр нижних частот, отл ича ю ще ее  тем, чем, с целью повышени  быстродействи  измерений, в него дополнительно введены второй фазовращатель , второй, третий и четвертый сумматоры , второй и третий фильтры нижний частот, первый и второй аналого-цифровые преобразователи, первый, второй, третий и четвертый блоки вычитани , накапливающий сумматор, первый и второй функциональные преобразователи, делитель на два, первый - шестой перемножители, первый, второй и третий регистры, а также таймер, вход Запуск которого объединен с тактовым входом устройства, входами второй и третьей линии задержки и вторым входом третьего сумматора, при этом вход первой линии задержки  вл етс  входом устройства , а выход через последовательно соединенные блок делени , первый фазовращатель , первый сумматор, первый детектор, второй фильтр нижних частот, первый аналого-цифровой преобразователь, первый

   функциональный преобразователь, первый перемножитель, первый блок вычитани , п тый перемножитель, третий блок вычитани , накапливающий сумматор и делитель на два подключен к выходу средней частоты

   устройства, выход второго фазовращател  объединен с входом первого фазовращател , вторыми входами первого и второго сумматоров , а выход через последовательно соединенные второй сумматор, третий детектор , третий фильтр нижних частот, второй аналого-цифровой преобразователь, второй функциональный преобразователь и второй перемножитель подключен к второму входу первого блока вычитани , выход

   таймера объединен с вторым входом п того перемножител , входами блока линий задержек и третьего регистра, выход которого через последовательно соединенные четвертый блок вычитани , четвертый сумматор и шестой перемножитель подключен к выходу девиации частоты устройства, выход первого функционального преобразовател  через третий перемножитель подключен к второму входу второго блока вычитани ,

   первый вход которого соединен с выходом четвертого перемножител , а выход - с вторым входом третьего блока вычитани , первый вход п того перемножител  объединен с входами четвертого перемножител  и

   первого регистра, выход которого подключен к второму входу шестого перемножител , выход блока линий задержек через второй регистр соединен с вторым входом четвертого блока вычитани , вход третьего

   сумматора подключен к выходу второй линии задержки, а выход объединен с входом таймера и управл ющими входами первого и второго аналого-цифровых преобразователей , выход третьей линии задержки объединен с входами сброса таймера, накапливающего сумматора и управл ющими входами первого, второго и третьего регистров , вход первого детектора соединен с входом блока делени , а выход через первый фильтр нижних частот подключен к второму входу блока делени .