SU1339892A1 - Устройство аналого-цифрового преобразовани узкополосных сигналов - Google Patents

Abstract

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано дл  аналого-цифрового преобразовани  преимущественно-узкопо- лоснмх сигналов. Цель изобретени  -расширение области применени  за счет возможности преобразовани  сигналов с более широким спектром частот. Устройство аналого-цифрового преобразовани  узкополосных сигналов содержит аналоговый инвертор 1, буферный усилитель 2, компаратор 3, ключи 4, 5, 6, интегратор 7 амплитуды, интегратор 8 фазы, аналого-цифровой преобразователь 9, селекторы 10, 11 фронтов, генератор 12 пусковых импульсов, формирователь 13 стробирующих импульсов , источник 14 опорных напр жений , преобразователь 15 уровн , низкочастотный фильтр 16, триггеры 17, 18, 19, элементы И 20-24, сумматор 25, коммутаторы 26, 27, злементы 28-30 задержки, инвертор 31, элемент ИЛИ 32, делитель напр жени  на резисторах 33, 34. Применение аналоговых интеграторов 7 амплитуды и 8 фазы на основе быстродействующих операционных усилителей с цеп ми обнулени  позвол ет расширить область применени  устройства за счет обработки узкополосных сигналов с высокой частотой несущего колебани . 2 ил. uD сл оо 00 со 00 со го

Description

Изобретение относитс  к области измерительной и вычислительной техники и может быть использовано дл  аналого-цифрового преобразовани  преимущественно узкополосных сигналов .

Цель изобретени  - расширение области применени  за счет обеспечени  возможности преобразовани  сиг- .налов с широким спектром частот.

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - временные диаграммы напр лсений на выходе основных узлов устройства.

Устройство аналого-цифрового преобразовани  узкополосных сигналов (фиг. 1) содержит аналоговый инвертор 1, буферный усилитель 2, компаратор 3, ключи 4-6, интегратор 7 амплитуды, интегратор 8 фазы, аналого-цифровой преобразователь 9, селекторы 10 и 11 фронтов, генератор 1 пусковых импульсов, формирователь 13 стробирующих импульсов, источник 1А опорных напр жений, преобразователь 15 уровн , низкочастотньй фильтр 16, -триггеры 17-19, элементы И 20-24, сумматор 25, коммутаторы 26 и 27, элементы 28-30 задержки, инвертор 31 элемент ИЛИ 32, делитель напр жени  на резисторах 33 и 34.

Устройство аналого-цифрового преобразовани  узкополосных сигналов работает следующим образом.

Через интервалы времени, обратно пропорциональные ширине спектра сигнала , производитс  вз тие пар отсчетов амплитуды и фазы входного узкополосного сигнала. Формирование каждой пары от счетов начинаетс  после поступлени  в момент t пусковог импульса с выхода генератора 12 пусковых импульсов (фиг. 2д).

Определение отсчетов амплитуды выполн етс  путем аналогового интегрировани  входного узкополосного сигнала на интервале времени длительностью it (фиг. 2а), который начинаетс  в момент первого после поступлени  пускового имлульса перехода входного сигнала через нуль и составл ет малую часть периода, центрально частоты сигнала.

Иа интервалах, соизмеримых с периодом центральной частоты, форма узкополосного сигнала мало отличаетс  от синусоидальной. Следовательно, результат аналогового интегрировани 

входного узкополосного сигнала но определить по формуле

Up sin2yi f t;dt

U„(siпFf„dtJV/ f„

где

Uo fo амплитуда входного узкополосного сигнала; его центральна  частота. Сомножитель (sinJf.it )/Jf в - правой части выражени  при фиксированном дtц  вл етс  величиной посто нной . Поэтому значение интеграла от входного узкополосного сигнала за интервал ut пр мо пропорционально амплитуде этого сигнала.

0

0

Поскольку сигнал на вход ключа 4 поступает через аналоговый инвертор 1 (фиг. 2а), а на вход ключа 5 - через буферньй усилитель 2 без инверсии (фиг. 2б), то на входе одного

5 из ключей 4 или 5 в любой момент времени присутствует отрицательный сигнал . (Здесь и далее цифры в подстрочных индексах U-означают номер узла, выходное напр жение которого показано на диаграмме). Аналоговый инвертор 1 и буферный усилитель 2 имеют одинаковые коэффициенты усилени  и врем  задержки но их выходные напр жени  противоположны по знаку. Входной сигнал поступает также на вход компаратора 3, на выходе которого уровень сигнала соответствует Лог. 1, если входной сигнал положителен , и Лог. О, если сигнал

Q отрицателен (фиг. 26 и в). При по влении на вьсходе компаратора 3 Лог.1, на выходе селектора 10 фронтов формируетс  короткий импульс, а на выходе селектора 11 фронтов благодар 

с инвертору 31 короткий импульс формируетс  в момент перехода выходного напр жени  компаратора 3 с единицы в нуль. Поэтому на выходе элемента ИЛИ 32 при каждом переходе входного сигнала через нуль по вл етс  короткий импульс (фиг. 2в и г).

Когда в момент to (фиг. 2д) с выхода генератора 12 пусковых импульсов поступает импульс, триггер 18 переключаетс  з состо ние, при котором на его , и следовательно , на первом входе элемента И 22 присутствует Лог. 1. При первом, после момента t, переходе входного

5

0

3

сигнала через нуль короткий импульс по вившийс  на вькоде элемента ЯПИ 3 проходит через элемент И 22 на вход формировател  13 стробируюпщх импульсов , которьш из короткого импульса вырабатывает импульс длительностью 4tt, (фиг. 2е) . Короткий импульс с выхода элемента И 22 поступает на второй вход триггера 18, возвраща  его в состо ние, при котором на его выходе и, следовательно, на первом входе элемента И 22 имеет место Лог. О. В результате все последующие короткие импульсы с выхода элемента ИЛИ 32 не проход т на вход формировател  13 стробирующих импульсов до по влени  очередного пускового импульса, т.е. до момента вз ти  следующей пары отсчетов. При положительном входном сигнале на

выходе компаратора 3 и, следовательно , на первом входе элемента И 20 присутствует Лог. 1, а на втором входе элемента И 21, благодар  инвертору 31 - Лог. О. Стробирующий импульс с выхода формировател  13, пройд  через элемент И 20 или И 21, открывает на врем  t тот ключ (4 или 5), на входе которого присутствует отрицательный сигнал. Таким образом, какова бы ни бьиа пол рность входного сигнала, на выходе интегратора 7 амплитуды, выходное напр жение которого инвертировано относительно входного, зафиксируетс  положительное напр жение, пропорциональное амплитуде входного узкополосного сигнала.

Аналого-цифровой преобразователь 9 преобразует это напр жение (прошедшее через коммутатор 26) в цифровой код.

Интервал лt.выбираетс  из услови  что мгновенное значение входного сигнала в конце интервала /3t ниже уровн  ограничени , поэтому нелинейные искажени  не вли ют на результаты вз ти  отсчетов амплитуды.

Определение отсчетов фазы узкополосного сигнала выполн етс  путем аналогового интегрировани  посто нного положительного напр жени  Е на интервале At от момента t до момента С„ (фиг. 2з).

Если в момент t dUj, /dt 7 О, то фаза L/(tp) входного сигнала в момент tji может быть определена из выражени 

частоты.

Следовательно, дл  определени  отсчета фазы достаточно вычесть напр жение , пропорциональное 4t, в первом случае от напр жени , пропорционально Тр, а во втором случае - от напр жени , пропорционального То/2.

Перед поступлением пускового импульса триггер 17 находитс  в состо - НИИ, при котором на его выходе и, следовательно, на первых входах элементов И 23 и 24 присутствует Лог.1. В таком состо нии элементы И 23 и 24 пропускают на входы триггера 19 импульсы с выходов соответственно инвертора 31 и компаратора 3. На выходе компаратора 3 присутствует Лог. 1, если входной сигнал положителен, и Лог. О, если сигнал отрицателен. Поэтому, если входной сигнал поло3 через элемент И 24 поступает на

30 второй вход триггера 19, выходной сигнал которого устанавливает коммутатор 27 в состо ние, при котором на первый вход сумматора 25 подаетс  положительное напр жение 2Е, пропор25 циональное Т. Если входной сигнал отрицателен, то импульс с выхода. инвертора 31 через элемент И 23 поступает на первый вход триггера 19, устанавлива  коммутатор 27 в состо 40 ние, при котором на первый вход сумматора 25 поступает положительное напр жение Е, пропорциональное То/2. Пусковой импульс измен ет состо ние триггера 17. В результате на

45 его выходе и, следовательно, на первых- входах элементов И 23 и 24 устанавливаетс  Лог. О. В этом состо нии элементы И 23 и 24 не пропускают импульсы с выходов инвертора 31

50 и компаратора 3 на входы триггера 19

На выходе триггера 19 зафиксируетс 

состо ние, которое соответствует

моменту прихода пускового импульса.

На выходе триггера 18 уровень

55 Лог. 1 присутствует от момента t до момента t , т.е. формируетс  импульс длительностью at (фиг. 2з). Эт импульс поступает на управл ющий вхо ключа 6 и открывает его на врем  it,

в течение которого интегратор 8 фазы интегрирует -положительное напр жение Е.

Выходное напр жение интегратора 8 фазы интегратора 8 фазы инвертирован относительно входного. На выходе ин- тег ратора 8 фазы фиксируетс  отрицательное напр жение, пропорциональное ut (фиг. 2к), которое подаетс  на второй вход сумматора 25. На первом входе сумматора 25 присутствует положительное напр жение 2Е или Е в зависимости от знака входного сигнала в момент .

Таким образом, на выходе сумматор 25 оказываетс  зафиксированным напр жение , пропорциональное (t) (фиг. 2л), которое через коммутатор поступает на вход аналого-цифрового преобразовател  9 и преобразуетс  в цифровой код.

Импульс с выхода элемента 28 задержки устанавливает коммутатор 26 в состо ние, при котором выходное напр жение интегратора 7 амплитуды поступает на вход аналого-цифрового преобразовател  9 и вьщаетс  в коде по выходной информационной шине. Продолжительность этого состо ни  не- Сколько меньше половины И1гтервала дискретизации. Импульс с выхода элемента 29 задержки устанавливает коммутатор 26 в состо ние, при кото ррм на вход аналого-цифрового пре- образовател  9 поступает напр жение с выхода сумматора 25, пропорциональное фазе входного сигнала. Импульсы , поступающие на выходную адресную шину, определ ют пор док счи- тывани  амплитуды и фазы преобразуемого входного сигнала.

Импульс с выхода элемента 30 задержки устанавливает интегратор 7 амплитуды и интегратор 8 фазы в исходное состо ние, а триггер 17 - в состо ние, когда на его выходе присутствует Лог. 1.

Узкополосный сигнал, поступивший на вход устройства аналого-цифрового преобразовани ;, может быть подвержен не только двухстороннему симметричному (фиг. 2а и б), но и одностороннему или двухстороннему несимметричному ограничению.

При одностороннем нессиметричном ограничении происходит смещение нулевого уровн  и, следовательно, на выходе компаратора 3 формируетс  сигнал , у которого длительность Лог. 1 больше длительности Лог. О, если напр жение смещени  положительно, и, наоборот, если напр жение смещени  отрицательно. Преобразователь 15 уровн , сдвига  уровень выходного сигнала компаратора 3, превращает ег в бипол рный с одинаковыми амплитудами положительной и отрицательной частей периода. При отсутствии смещени  нулевого уровн  сигнал на выходе преобразова.тел  15 уровн  оказываетс равным не только по амплитуде, но и по длительности положительной и отрицательной частей периода. Следовательно , в этом случае посто нна  составл юща  напр жени  на выходе преобразовател  15 уровн , выдел ема  низкочастотным фильтром 16 равна нулю. При смещении нулевого уровн  входного сигнала длительности положительной и отрицательной частей периода на выходе преобразовател  15 уровн  станов тс  различными и низкочастотный фильтр 16 вьщел ет напр жение , пропорциональное по величине и противоположное по знаку смещению . Это напр жение, поступа  на входную шину через делитель напр жени  на резистора.х 33 и 34, компенсирует смещение нулевого уровн  входного узкополосного сигнала.

Применение аналоговых интеграторо амплитуды и фазы позвол ет преобразовать узкополосные сигналы с центральной частотой на пор док более высокой.,чем в известном устройстве . Поскольку в предлагаемом устройстве важна относительна  узко- полосность колебани , увеличение центральной частоты позвол ет обрабатывать сигналы с более широким спектром, что расшир ет область применени  устройства.

Claims (1)

1. Формула изобретени 

   Устройство аналого-цифрового преобразовани  узкополосных сигналов, содержащее аналоговьш инвертор и буферный усилитель, входы которых объединены, аналого-цифровой преоб- К азователь, низкочастотный фильтр, три триггера, три элемента задержки, компаратор, первый вход которого соединен с выходом делител  напр жени  и  вл етс  входной шиной, второй вход подключен к имне нулевого

   потенциала, а выход соединен с входом первого селектора фронтов, с первым входом первого элемента И и через инвертор - с первым входом второго элемента И и входом второго селектора фронтов, выход которого соединен с первым входом элемента ИЛИ, второй вход которого подсоединен к выходу первого селектора фронтов , а выход - к первому входу третьго элемента И, выход которого подключен к входу формировател  строби- рующих импульсов, а второй вход - к пр мому выходу первого триггера, вход установки в 1 которого соединен с выходом генератора пусковых импульсов, и объединен с входом установки в 6 второго триггера, вход установки в 1 которого подключен к выходу первого элемента задержки, пр мой выход второго триггера соединен с первыми входами четвертого и п того элементов И, первьш и второй , входы делител  напр жени  соединены соответственно с шиной нулевого потенциала и выходом низкочастотного фильтра, вторые входы первого и второго элементов И объединены , отличающеес  тем, что, с целью расширени  области применени  за счет обеспечени  возможности преобразовани  сигналов с широким спектром частот, в него введен преобразователь уровн , сумматор, два коммутатора, источник опорных напр жений, интегратор фазы и интегратор амплитуды, три ключа, информационные входы первого и второго из которых соответственно подключены к выходам аналогового инвертора и буферного усилител , вход которого  вл етс  входной шиной, выходы первого и второго ключей объединены и соединены с информационным входом интегратора амплитуды, выход которого соединен с первым информационным входом первого коммутатора, второй информационньй вход которого

   соединен с выходом сумматора, а выход - с входом аналого-цифрового преобразовател , выходы которого

    вл ютс  выходной информационной шиной, первый и второй выходы источника опорных напр жений соединены соответственно: с первым и вторым информационными входами второго коммутатора, выход которого подключен к первому входу сумматора, второй вход которого через последовательно соединенные интегратор фазы и третий ключ соединен с вторым

   информационньш входом второго коммутатора , первый и второй управл ющие входы которого подключены соответственно к пр мому и инверсному выходам третьего триггера, входы установок в 1 и О которого соединены с выходами соответственно четвертого и п того элементов И, второй вход четвертого элемента И подключен к выходу инвертора, второй

   вход п того элемента И соединен с вькодом компаратора и через преобразователь уровн  - с входом низкочастотного фильтра, входы обнулени  интеграторов амплитуды и фазы объединены и подключены к выходу первого элемента задержки, вход которого через последовательно соединенные второй и третий элементы задержки подключен к выходу формировател 

   стробирующих импульсов и к второму входу первого элемента И, выходы первого и второго элементов И соединены с управл ющими входами соответственно первого и второго ключей,

   управл ющий вход третьего ключа соединен с пр мым выходом первого триггера , вход установки в О которого подключен к выходу третьего элемента И, выходы второго и третьего элементов задержки соединены соответственно с первым и вторым управл ющими входами первого коммутатора и  вл ютс  вйходной адресной ши - ной.