SU1718275A1 - Ячейка ассоциативной пам ти - Google Patents
Ячейка ассоциативной пам ти Download PDFInfo
- Publication number
- SU1718275A1 SU1718275A1 SU904833214A SU4833214A SU1718275A1 SU 1718275 A1 SU1718275 A1 SU 1718275A1 SU 904833214 A SU904833214 A SU 904833214A SU 4833214 A SU4833214 A SU 4833214A SU 1718275 A1 SU1718275 A1 SU 1718275A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- cell
- associative
- output
- inputs
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к устройствам хра- нени информации, и может быть использовано в устройствах цифровой ассоциативной обработки данных, в системах распознавани образов, выполненных на узлах с большой степенью интеграции. Целью изобретени вл етс увеличение производительности операций в ассоциативной пам ти за счет реализации маскируемых записи и параллельного ассоциативного поиска по двум координатам в чейках пам ти. Ячейка ассоциативной пам ти содержит триггер 1, элементы И-НЕ 2-6, элемент ИЛИ-НЕ 7, первый 8 и второй 9 элементы И, первый ,10м второй 11 входы записи чейки по столбцу, первый 12 и второй 13 входы записи чейки по строке, первый 14 и второй 15 входы опроса чейки по столбцу, первый 16 и второй 17 входы опроса чейки по строке, выход 18 ассоциативного поиска чейки по строке, выход 19 ассоциативного поиска чейки по столбцу. 1 ил. ,W J521 2 -в ч Ё НО 00 го XI ел
Description
Изобретение относитс к вычислительной технике, в частности к устройствам хра- нени информации, и может быть использовано в устройствах цифровой ассоциативной обработки данных, в системах распознавани образов, выполненных на узлах с большой степенью интеграции.
Известна чейка ассоциативной пам ти , содержаща триггер, элементы И-НЕ с первого по п тый, первый и второй ограничительные резисторы, совмещенную шину записи и выходных данных 1.
Недостатком чейки вл етс отсутствие возможности проведени ассоциативного поиска по столбцам ассоциативной пам ти, содержащей такие чейки, и усложнение аппаратного обрамлени при реализации записи в процессе ассоциативного поиска.
Наиболее близкой по техническому решению к за вл емой чейке вл етс чейка ассоциативной пам ти, содержаща триггер, элементы И-НЕ с первого по п тый, первый и второй ограничительные резисто- .
Недостатком чейки вл етс невозможность проведени ассоциативного поиска по столбцам ассоциативной пам ти, содержащей такие чейки.
Целью изобретени вл етс увеличение производительности операций в ассоциативной пам ти за счет реализации маскируемых записи и параллельного ассоциативного поиска по двум координатам в чейках пам ти.
Цель достигаетс тем, что в чейку ассоциативной пам ти, содержащую элементы И-НЕ с первого по п тый и триггер, пр мой и инверсный выходы которого подключены соответственно к первым входам первого и второго элементов И-НЕ, выходы которых объединены и вл ютс выходом ассоциативного поиска чейки ассоциативной пам ти по строке, а вторые входы вл ютс соответственно первым и вторым входами опроса по столбцу, пр мой выход триггера соединен также с первым входом третьего элемента И-НЕ, выход которого вл етс выходом ассоциативного поиска чейки по столбцу, первый вход установки триггера в 1 соединен с выходом четвертого элемента И-НЕ, первый вход которого вл етс первым входом записи чейки по строке, а второй вход- первым входом записи чейки по столбцу, введены первый и второй элементы И и элемент ИЛИ-НЕ, выход которого соединен с вторым входом установки триггера в О, а первый и второй входы соединены соответственно с выходами первого и второго элементов И, первый и второй входы первого элемента И вл ютс соответственно первым входом записи чейки по столбцу и вторым входом записи чейки по строке, а первый и второй входы второго
элемента И вл ютс соответственно первым входом записи чейки по строке и вторым входом записи чейки по столбцу, второй вход третьего элемента И-НЕ вл етс первым входом опроса по строке, а
0 вторым входом опроса по строке вл етс второй вход п того элемента И-НЕ, первый вход которого подключен к инверсному выходу триггера, а выход вл етс выходом ассоциативного поиска чейки по столбцу.
5 На чертеже представлены схема чейки ассоциативной пам ти, а также св зи, позвол ющие организовывать эти чейки в ассоциативную запоминающую матрицу. Ячейка ассоциативной пам ти содер0 жит RS-триггер 1, пр мой выход которого подключен к первым входам первого 2 и третьего 3 элементов И-НЕ, а инверсный выход- к первым входам второго 4 и п того 5 элементов И-НЕ. Первый вход установки
5 триггера 1 соединен с выходом четвертого элемента И-НЕ 6, а второй вход установки триггера 1 - с выходом элемента ИЛИ-НЕ 7, первый и второй входы которого подключены соответственно к выходам первого 8 и
0 второго 9 элементов И. Первым входом 10 записи чейки по столбцу вл етс второй вход четвертого элемента И-НЕ 6 и первый вход первого элемента И 8, а вторым входом 11 записи чейки по столбцу - второй вход
5 второго элемента И 9. Первым входом 12 записи чейки по строке вл етс первый вход четвертого элемента И-НЕ б и второго элемента И 9, а вторым входом 13 записи чейки по строке - второй вход первого эле0 мента И 8. Первым 14 и вторым 15 входами опроса чейки по столбцу вл ютс соответственно вторые входы первого 2 и второго 4 элементов И-НЕ, а первым 16 и вторым 17 входами опроса чейки по строке - соответ5 ственно вторые входы третьего 3 и п того 5 элементов И-НЕ. Выходы первого 2 и второго 4 элементов И-НЕ объединены и вл ютс выходом 18 ассоциативного поиска чейки по строке, а объединенные выходы
0 третьего 3 и п того 5 элементов И-НЕ вл ютс выходом 19 ассоциативного поиска чейки по столбцу. Кроме того, выход 18 ассоциативного поиска чейки по строке, вл ющийс выходом указанных элементов
5 И-НЕ чеек соответствующей строки ассоциативной пам ти, через первый ограничительный элемент 20 подключен к входу 21 потенциала логической 1. Выход 19 ассоциативного поиска чейки по столбцу, вл ющийс выходом вышеуказанных
элементов И-НЕ чеек соответствующего столбца ассоциативной пам ти, через второй ограничительный элемент 22 подключен к входу 21 потенциала логической 1. Первый 20 и второй 22 ограничительные элементы могут быть выполнены в виде резисторов .
Ячейка ассоциативной пам ти работает следующим образом.
В исходном положении триггер 1 установлен в одно из состо ний в соответствии со значением бита записанной информации .
Ячейка ассоциативной пам ти помимо хранени бита позвол ет выполн ть следующие операции: маскируемую запись по строке, маскируемую запись по столбцу, считывание по строке, считывание по столбцу , ассоциативный маскируемый поиск по строкам, ассоциативный маскируемый поиск по столбцам,
Маскируема запись построке реализуетс подачей на входы 12 и 13 комбинации сигналов 10, а на входы 10 и 11 - сочетани 10 при записи единицы, сочетани 01 при записи нул и комбинации 00 при маскировании записи. Указанные сигналы подаютс на все входы 10 и 11 чеек ассоциативной запоминающей матрицы (матрица на чертеже не показана).
Маскируема запись по столбцу осуществл етс подачей на входы 10 и 11 комбинации сигналов 10, а на входы 12 и 13 - сочетани 10 при записи единицы, сочетани 01 при записи нул и комбинации 00 при маскировании записи.
Считывание по строке реализуетс подачей на первый 16 и второй 17 входы опроса по строке чейки ассоциативной пам ти комбинации сигналов 01. В этом случае, если триггер 1 установлен в единичное состо ние , то уровень логической 1 сохранитс на выходах элементов И-НЕ 3 и 5 и на выходе 19. В противном случае (если триггер 1 установлен в нулевое состо ние) на выходе элемента И-НЕ 5 по вл етс низкий уровень, обнул ющий выход 19. .
Считывание по столбцу осуществл етс подачей на первый 14 и второй 15 входы опроса по столбцу комбинации сигналов 01. В этом случае, если триггер 1 установлен в единичное состо ние, то уровень логической 1 сохран етс на выходах элементов И-НЕ 2 и 4 и на выходе 18. В противном случае (если триггер 1 установлен в нулевое состо ние) на выходе элемента И-НЕ 4 по вл етс низкий уровень, обнул ющий выход 18.
Ассоциативный маскируемый поиск по строкам осуществл етс подачей на входы
14 и 15 сочетани сигналов 01 при признаке опроса (т.е., при значении бита поиска), равном единице, и сочетани 10 при признаке опроса, равном нулю. Соответственно
сигнал единичного уровн сохран етс на выходе 18 в случае совпадени признака опроса с битом, хранимым в чейке ассоциативной пам ти, и выход 18 обнул етс в противном случае. Маскирование поиска
реализуетс подачей комбинации сигналов 00 на входы 14 и 15.
Ассоциативный маскируемый поиск по столбцам осуществл етс подачей на входы
16 и 17 сочетани сигналов 01 при признаке опроса, равном единице, и сочетани 10 при признаке опроса, равном нулю. Соответственно сигнал единичного уровн сохран етс на выходе 19 в случае совпадени признака опроса, с битом, хранимым в чейке ассоциативной пам ти, и выход 19 обнул етс в противном случае. Маскирование поиска реализуетс подачей комбинации сигналов 00 на входы 16 и 17.
Операции ассоциативного маскируемого поиска по строкам и ассоциативного маскируемого поиска по столбцам могут выполн тьс одновременно.
Таким образом, достигаетс цель увеличени производительности выполн емых операций в ассоциативной пам ти на величину до 100% при использовании предлагаемых чеек вместо базовых.
Claims (1)
- Формула изобретениЯчейка ассоциативной пам ти, содержаща элементы И-НЕ с первого по п тый и триггер, пр мой и инверсный выходы которого подключены соответственно к первым входам первого и второго элементов И-НЕ,выходы которых объединены и вл ютс выходом ассоциативного поиска чейки по строке, а вторые входы вл ютс соответственно первым и вторым входами опроса чейки по столбцу, при этом пр мой выходтриггера соединен с первым входом третьего элемента И-НЕ, выход которого вл етс выходом ассоциативного поиска чейки по столбцу, первый вход установки триггера соединен с выходом четвертого элементаИ-НЕ, первый вход которого вл етс первым входом записи чейки по строке, второй вход четвертого элемента И-НЕ вл етс первым входом записи чейки по столбцу, отличающа с тем. что, с цельюувеличени производительности операций в ассоциативной пам ти за счет реализации маскируемых записи и параллельного ассоциативного поиска по двум координатам в чейках пам ти, в нее введены первый и второй элементы И и элемент ИЛ И-НЕ, выход которого соединен с вторым входом установки триггера, причем первый и второй входы элемента ИЛИ-НЕ соединены соответственно с выходами первого и второго элементов И, первый и второй входы первого элемента И вл ютс соответственно первым входом записи чейки по столбцу и вторым входом записи чейки по строке, первый и второй входы второго элемента И вл ютс соответственно первым входом0записи чейки по строке и вторым входом записи чейки по столбцу, второй вход третьего элемента И-НЕ вл етс первым входом опроса чейки по строке, вторым входом опроса чейки по строке вл етс второй вход п того элемента И-НЕ, первый вход которого подключен к инверсному выходу триггера, выход п того элемента И-НЕ вл етс выходом ассоциативного поиска чейки по столбцу.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904833214A SU1718275A1 (ru) | 1990-05-30 | 1990-05-30 | Ячейка ассоциативной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904833214A SU1718275A1 (ru) | 1990-05-30 | 1990-05-30 | Ячейка ассоциативной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1718275A1 true SU1718275A1 (ru) | 1992-03-07 |
Family
ID=21517568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904833214A SU1718275A1 (ru) | 1990-05-30 | 1990-05-30 | Ячейка ассоциативной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1718275A1 (ru) |
-
1990
- 1990-05-30 SU SU904833214A patent/SU1718275A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 1265857,кл. G 11 С 15/00, 1986. 2. Кохонен Т. Ассоциативные запоминающие устройства. М.; Мир, 1982, с. 159. рис. З.З.б. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4757477A (en) | Dual-port semiconductor memory device | |
EP0187822B1 (en) | Content addressable semiconductor memory arrays | |
US3811117A (en) | Time ordered memory system and operation | |
KR860003608A (ko) | 직렬데이타 입력회로 및 직렬데이타 출력회로를 갖춘 반도체 메모리 장치 | |
KR940006023A (ko) | 내용주소화기억장치 및 그 일치워드(incidence word)의 불능화방법 | |
US5274596A (en) | Dynamic semiconductor memory device having simultaneous operation of adjacent blocks | |
GB1486032A (en) | Associative data storage array | |
SU1718275A1 (ru) | Ячейка ассоциативной пам ти | |
US3936810A (en) | Sense line balancing circuit | |
GB1278664A (en) | An associative memory | |
GB1468753A (en) | Associative memory | |
SU1751817A1 (ru) | Ячейка ассоциативной пам ти | |
SU1265857A1 (ru) | Элемент пам ти ассоциативной запоминающей матрицы | |
KR0158002B1 (ko) | 의사 디지트 선을 갖는 반도체 메모리 장치 | |
SU1277210A1 (ru) | Ассоциативное запоминающее устройство | |
SU1023396A1 (ru) | Накопитель дл ассоциативного запоминающего устройства | |
SU1631607A1 (ru) | Устройство дл считывани информации из ассоциативной пам ти большого объема | |
SU1476482A1 (ru) | Устройство дл обмена информацией | |
SU551702A1 (ru) | Буферное запоминающее устройство | |
RU2168216C2 (ru) | Ассоциативная запоминающая матрица | |
SU1191913A1 (ru) | Устройство дл ввода-вывода информации | |
SU1451773A1 (ru) | Ассоциативно-адресное оперативное запоминающее устройство | |
SU486316A1 (ru) | Устройство дл сортировки данных | |
SU1095237A1 (ru) | Ассоциативное запоминающее устройство | |
SU377876A1 (ru) | Ферритовое запоминающее устройство с линейной |